计算机组成原理(第五章1).ppt

计算机组成原理 第五章 中央处理器CPU 5.1 CPU的功能和基本结构 内容包括： CPU的功能 CPU的基本组成 CPU中的主要寄存器 操作控制器与时序产生器 1. CPU的功能 当代主流计算机所遵循的仍然是冯.诺依曼的“存储程序”思想，即：当用计算机解决某个问题时，首先必须为它编写程序。 ??? 由第四章的讨论已知，程序实质上是一个指令序 列，这个序列将明确地告诉计算机：应该逐步地执行 什么操作；在什么地方找到用来操作的数据，结果存 到何处等。 ? ∴ CPU必须具有四方面的基本功能： （1）指令控制 　 程序的顺序控制称为指令控制。用于控制指令严格地按程序规定的顺序，逐条取出并加以执行。 （3）时间控制 　　对各种操作的实施时间进行定时，称为时间控制。在计算机中，各种指令的操作信号以及一条指令的整个执行过程都有严格的时间要求，需要CPU设定规定的时序关系。 例如： 2. CPU的基本组成 CPU的基本部分由运算器、控制器和Cache三大部分组成。 CPU模型参看 CAI演示 (1) 运算器的组成: 　　由算术逻辑运算单元(ALU)、累加器和通用寄存器、数据缓冲寄存器、状态条件寄存器、阵列乘/除法器等组成，它是数据加工处理部件。 相对控制器而言，运算器只是一种执行部件，它是接受控制器的命令而产生动作，即：运算器所进行的全部操作都是由控制器发出的控制信号来指挥的。? (2) 控制器的组成: 　　由程序计数器PC、指令寄存器IR、指令译码器ID、时序产生器和操作控制器OC等组成，它是发布命令的“决策机构”，即完成对整个计算机系统操作的协调与指挥。 3.　CPU中的主要寄存器 CPU中至少要有六类寄存器： 数据缓冲寄存器（DR）、指令寄存器（IR）、 程序计数器（PC）、地址寄存器（AR）、 累加寄存器（AC）、状态条件寄存器（PSW）, 并且根据需要，可以扩充其数目。 1.数据缓冲寄存器（DR） 　　数据缓冲寄存器DR用来暂时存放由内存读出的一条指令或一个数据字；反之，当向内存写入一条指令或一个数据字时，也先将它们送到数据缓冲寄存器DR中，然后再写入内存。 缓冲寄存器DR的作用 ： (1)作为CPU与内存及外部I/O设备之间信息传送的中转站； (2)用于补偿CPU与内存及外围设备之间在操作速度上的差别； (3)在单累加寄存器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。 2.指令寄存器（IR） 　 指令寄存器IR用来保存当前正在执行的指令。当执行一条指令时，先把它从指令Cache中读出，传送至指令寄存器IR中。 → 完成取指任务 指令译码器负责对指令的操作码进行测试，以便识别所要求的操作。 ∴ 指令寄存器中的操作码字段被送入指令译码器中，操作码一经译码后，即可向操作控制器发出具体操作的特定信号。 3.程序计数器（PC） 　　为了保证程序能够连续地执行下去，CPU必须具有某些手段来自动确定下一条指令的地址。而程序计数器PC正是起到这种作用的，所以PC通常又称为指令计数器。 当执行指令时，CPU能自动修改PC的内容，使其指向下一条要执行的指令的地址。由于大多数指令都是按顺序来执行的，所以通常只是对PC自增即可。 　　当遇到转移指令（如JMP指令）时，下一条指令的地址将 由转移指令来确定。（把转移地址→ 打入PC） 因此，程序计数器PC的结构，应当是具有可置数和可计数两种功能的计数器结构。 4.地址寄存器（AR） 　　地址寄存器AR用来保存当前CPU所访问的内存或外设单元的地址。 ∵在内存(或外设单元)与CPU之间存在着操作速度上的差异 ∴ 为了可靠地完成信息的交换，必须使用地址寄存器AR来保持地址信息，使地址总线上的信息稳定, 直到对信息的读/写操作完成为止 。（前面章节已做相关介绍） 　　在结构上：地址寄存器AR和DR、IR一样，通常采用常用的通用寄存器（具有锁存、清零、置位）即可。 5.累加寄存器（AC） 　 累加寄存器AC通常简称为累加器，它是一个通用寄存器。其功能是：当运算器需执行算术或逻辑运算时，为ALU提供一个工作区，它可暂时存放ALU运算的结果信息。 显然，运算器中至少要有一个累加寄存器。 　　目前CPU中的累加寄存器，多达16个，32个，甚至更多。当使用多个累加器时，就变成通用寄存器堆结构，其中任何一个可存放源操