视频阵列处理器数据加载电路的设计与实现木.PDF

视频阵列处理器数据加载电路的设计与实现木 冼子雨，蒋林，柏承双，王汐 (西安邮电大学电子工程学院，陕西西安710061) 摘要：随着多种视频编解码标准和视频算法的提出，视频处理器高效性和灵活性显得更为重 要。针对视频阵列处理器中数据加载速率与阵列处理单元处理不匹配的问题，通过对视频编解码标准算 法的分析，深度挖掘数据访存冗余和传输的特点，在可编程可重构体系结构下，设计了支持灌入和Cache 080P 两种工作模式的数据加载电路，并进行了功能仿真和FPGA验证。结果表明，该电路能够满足1 CMOS工艺标准单元库下综合，频 0．13仙m 视频处理对数据加载的要求，采用DesginCompiler在SMIC 率可达197MHz。 关键词：视频阵列处理器；数据加载；可编程；可重构 中图分类号：TP393 文献标识码：A 文章编号：0258—7998(2014)12—0056—04 The and ofdata forvideo designimplementationloading arrayprocessor Xian Xi Ziyu，JiangLin，BaiChengshuang，Wang ofElectronic ofPostsand (School Engineering，Xi’anUniversity Telecommunications，Xi’an710061，China) Abstract：Witha ofvideocodecstandardsandvideo and ofvideo variety algorithmsproposed，theefficiencyflexibility pro— cessorbecomemore solvethemismatchofdata rateand thevideocodec important．To loading arrayprocessingunit，analyzing standard characteristicsofdata access and adataload— transmission，thisdesigns algorithm，deepmining memory redundancy paper also the circuit andCache modesinthe architecture，and pump operating programmablereconfigurable completes ing supporting simulationandFPGAverificationtothecircuit．Theresultshowthatthis canmeetthedata functional design loading of1 080Pvideo fordata its