IA微处理器技术发展2013.pptVIP

1、Pentium的工作模式 4）系统管理方式 Pentium 不同工作模式的地址空间 2、工作模式之间的转换 系统复位后，微处理器进入实地址工作模式。 控制寄存器CR0中的PE位的状态控制保护模式与实地址模式之间的切换。PE=1时系统为保护模式；PE=0时系统为实地址模式。 标志寄存器EFLAG中的VM（虚拟模式）位的状态管理虚拟8086模式与保护模式之间的切换。VM=1时，系统为虚拟8086模式；VM=0时，系统为保护模式。 微处理器接收到SMI中断时，系统进入系统管理模式。 在系统管理模式下，执行RSM指令（从系统管理模式返回），微处理器将返回中断前的状态。 2、工作模式之间的转换 进入保护模式前的工作 初始化中断描述符表 IDT 初始化全局描述符表 GDT CR0：PE=1 执行段内JMP指令清除指令队列，把TSS描述符基址装入TR 将初始选择子装入段寄存器 2、工作模式之间的转换 控制寄存器CR0：PE EFLAG：VM SMI#； RSM指令 工作模式之间的转换 * 2、寄存器组织 Pentium的寄存器组织 2、寄存器组织 1）基本结构寄存器 通用REG EAX~EBX ESP、EBP、ESI、EDI 段REG CS、SS、DS、ES、FS、GS 在保护模式下，虚拟存储地址64T字节，存储管理寄存器便是实现存储管理机制。段寄存器CS、SS、DS、ES、FS、GS分别存放代码、堆栈和数据段的段选择符，段选择符指向定义段的段描述符。 指令指针REG EIP 标志REG EFlags* 除386 VM（虚拟86/保护模式）系统标志外，增加 ID、VIP（虚拟中断挂起）等4位。 2）系统级寄存器 控制REG CR0~CR3、CR4 PE：保护模式允许，MP：系统中有协处理器，PG：选择线性地址到物理地址的页表转换…… CD：Cache 禁止，NW：不写直达、WP：保护用户级页，VME：虚拟方式扩展，MCE：机器检查允许…… 2）系统级寄存器 系统地址REG 全局描述符 GDTR 中断描述符 IDTR 局部描述符表 LDTR 任务寄存器 TR 2）系统级寄存器 系统地址REG 段描述符提供段的大小、位置以及段的访问控制和状态信息，8字节组成。 段描述符根据属性描述符分为全局描述符、中断描述符以及局部描述符，分别存放在全局描述符表、中断描述符表以及局部描述符表中。全局描述符表寄存器GDTR、中断描述符表寄存器IDTR则分别存放了全局描述符表和中断描述符表的线性基地址和表的限长。局部描述符表寄存器LDTR和任务寄存器TR是用来存放局部描述符和任务描述符的选择子。由段选择符通过描述符表就能够找到段描述符进而得到段的基地址，加上偏移量最终得到线性地址。 3）调试与测试寄存器 调试REG DR0~DR7 保存断点线性地址，DR6：状态，DR7：控制 测试REG TR3~TR7 保存片内CACHE测试数据，TR6：控制，TR7：状态 超标量流水线 1、系统复位和代码Cache填充 RESET以后，Cache是被禁止的，应由驻留程序设置Cache的使能位。 Cache首次置为有效后，内部的数据无效。指令预取器从Cache预取指令时，发生Cache不命中。 Cache向总线单元提出Cache行填充请求，通知总线单元从外部Cache或主存储器取指，将Cache行填满。 Cache行填充是在总线的猝发周期进行的。CPU每次将32字节代码在一个猝发周期内读入Cache行填充缓冲器。在送入Cache的同时，送入指令预取器。 2 、指令预取 指令由指令预取器从代码Cache中取出，成对存放在两组预取缓冲器（预取指令队列）中有效的一组缓冲器中。 指令队列中指令顺序存放，提供给两条指令流水线，直至遇到一条分支指令时可能会发生变化。 预测分支指令是否发生地址转移，是在执行级的译码单元1 由分支目标缓冲器中的分支预测逻辑进行判断的。 如果预测该分支指令将要发生地址转移，则BTB通知指令预取器切换指令存放的队列，预取器从分支目标地址处开始取指。如果预测不发生转移，预取器仍然顺序取指并将指令存放在现行工作的指令队列中。 指令队列切换后，由当前有效的指令队列给两条流水线输送分支目标地址及以后的指令。 2 、指令预取 分支目标缓冲器与指令预取单元 3、指令配对和操作数地址计算 有效的指令队列将两条指令分别送U和V流水线的Decode1，配对检测逻辑进行配对检查。 如果两条指令能够配对执行，译码级1将它们送到译码级2。 如果不能配对，则将V流水线