13281111江周娴交叉存储器设计.docx

计算机组成原理课程设计多体交叉存储器一、设计目的（1）深入了解提高计算机系统效率的一种有效方式——并行性；（2）研究交叉存储器的设计原理和实现方式，采用并行性的设计思想，设计一个简易的采用低位交叉编址的并行结构存储器；（3）复习和回顾译码电路设计、地址、数据和控制电路设计的相关知识；展开研究性教学，拓展大家知识面，提高分析问题解决问题的能力；（4）培养大家独立思考和创新研究的能力，积极营造自主创新的良好氛围；二、设计内容本次研究性设计要求为：设计一个容量为64KB的采用低位交叉编址的8体并行结构存储器。画出CPU和存储芯片（芯片容量自定）的连接图，并写出图中每个存储芯片的地址范围（用 十六进制数表示）。三、设计要求（1）参考教材中关于交叉存储器的原理，给出系统设计方案，包括译码芯片的选择、各个芯片的工作时序设计；（2）注意片选信号的产生电路设计、地址锁存电路设计、数据信号线的电路设计、控制信号线的设计、交叉存储的实现；（3）要了解交叉存储器并行工作原理、各个存储器提的启动信号和地址、数据、片选信号的关系、如何实现1/8存储器周期就能够读取一次数据。四、设计方案（1）总线和控制信号确定设CPU共有16根地址线，8根数据线，并用作为访问存储器或I/O的控制信号（高电平为访存，低电平为访I/O），（低电平有效）为写命令，（低电平有效）为读命令。要求：设计一个容量为64KB的采用低位交叉编址的8体并行结构存储器。画出CPU和存储芯片（芯片容量自定）的连接图，并写出图中每个存储芯片的地址范围（用十六进制数表示）。G1 /Y7/G2A /Y6/G2B /Y5 /Y4 /Y3C /Y2B /Y1A /Y0所需存储器芯片和138译码器如下图所示：AiA0RAM……DnD0RAM存储器芯片 74LS138译码器（2）设计分析要设计一个容量为64KB、采用低位交叉编址的8体并行结构存储器，则每个存储体容量应为64KB/8=8KB，所以，应选择8KB（213B）的RAM芯片，需要芯片8块、地址线13根（A12-A0）、数据线8根（D7-D0），其中在片选信号的产生时需要用到74LS138译码器。（3）设计实现① 8片8K×8RAM芯片对应的二进制编码第0片：0000、0008、0010、…、FFF8H，即：A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0…1 1 1 1 1 1 1 1 1 1 1 1 0 0 0第1片：0001、0009、0011、…、FFF9H，即：A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1… 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1第2片：0002、000A、0012、…、FFFAH，即：A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0… 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0第3片：0003、000B、0013、…、FFFBH，即：A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1… 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1第4片：0004、000C、0014、…、FFFCH，即：A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0… 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0第5片：0005、000D、0015、…、FFFDH，即：A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 0 0 0 0 0 0 0 0 0 0 0 0 1 0