第11章《通信原理》樊昌信_第六版汇总.ppt

* 第11章差错控制编码 矩阵交织器： 原理方框图：见右图 其基本形式是矩阵交 织器，它由容量为 (n-1)m比特的存储器 构成。将信号码元按 行的方向输入存储器，再按列的方向输出。 若输入码元序列是：a11a12…a1m a21a22…a2m…an1…anm，则输出序列是：a11a21…an1a12a22…an2…a1m…anm。 交织的目的是将突发错码分散开，变成随机错码。例如，若图中第1行的m个码元构成一个码组，并且连续发送到信道上，则当遇到脉冲干扰，造成大量错码时，可能因超出纠错能力而无法纠正错误。但是，若在发送前进行了交织，按列发送，则能够将集中的错码分散到各个码组，从而有利于纠错。这种交织器常用于分组码。 a11 a12 ? ? ? a1m a21 a22 ? ? ? a2m ? ? ? ? ? ? an1 an2 ? ? ? anm * 第11章差错控制编码 卷积交织器 方 框 图 举 例 x x x 1 2 3 4 x x x 1 2 3 4 x x x 1 x x x 1 x x x x x x (a) 第1~4比特输入时的状态 x x 2 5 6 7 8 3 4 x 5 6 7 8 x x 2 5 x 2 x 5 1 x x x x x (b) 第5~8比特输入时的状态 x 3 6 9 3 6 2 9 5 1 x x x x 9 10 11 12 10 11 12 7 8 4 x 3 6 9 (c) 第9~12比特输入时的状态 10 13 7 6 9 5 4 3 2 1 14 15 16 11 12 8 13 14 15 16 4 7 10 13 4 7 10 13 (d) 第13~16比特输入时的状态 交织器 解交织器 * 第11章差错控制编码 它是由3个移存器构成。第1个移存器只有1比特容量；第2个移存器可以存2比特；第3个移存器可以存3比特。 交织器的输入码元依次进入各个移存器。 在图 (a)的交织器中示出，第1个输入码元没有经过存储而直接输出；第2个输入码元存入第1个移存器中；第3个输入码元存入第2个移存器中；第4个码元存入第3个移存器中。在这4个码元期间，交织器的输出为“1 x x x”。这里的“x”表示移存器初始的随机状态。 在图 (b)中的交织器则示出第5至8个码元输入时的工作状态。 在图 (c)和 (d)中示出的是第9至12个码元以及第13至16个码元输入时的工作状态。 这样，交织器输出码元的次序将是：1 x x x 5 2 x x 9 6 3 x 13 10 7 4。 * 第11章差错控制编码 接收端解交织器的工作过程与此相反，如图所示，解交织器的输出码元的次序将是：x x x x x x x x x x x x 1 2 3 4，其中前面接收的12个码元无意义，从第13个码元开始才是有效码元。 一般说来，第1个移存器的容量可以是k比特，第2个移存器的容量是2k比特，第3个移存器的容量是3k比特，…，直至第N个移存器的容量是Nk比特。 卷积交织法和矩阵交织法相比，主要优点是延迟时间短和需要的存储容量小。卷积交织法端到端的总延迟时间和两端所需的总存储容量均为k(N+1)N个码元，是矩阵交织法的一半。 * 解码后的误码率 信噪比 (dB) 20 交织器容量 100 10-1 10-2 10-3 10-4 10-5 10-6 10-7 第11章差错控制编码 交织器容量和误码率关系 由此曲线可以看 到，交织器容量 大时误码率低， 这是因为交织范 围大可以使交织 器输入码元得到 更好的随机化。 * 第11章差错控制编码 11.9 低密度奇偶校验码 低密度奇偶校验(LDPC)码是一种线性分组码，和Turbo码同属于复合码类。两者的性能相近，且两者的译码延迟都相当长，所以它们更适用于一些实时性要求不很高的通信。但是LDPC码比Turbo码的译码简单，更易实现。 LDPC码的分类： 规则LDPC码： H矩阵每列具有相同个数的“1” 非规则LDPC码： H矩阵每列中 “1”的个数不一定相同 非规则LDPC码是在规则LDPC码基础上发展出的，它使解码性能得到改善，使误码率性能比Turbo码还好。 * 第11章差错控制编码 非规则LDPC码和Turbo码的误比特率性能比较 图中的虚线是Turbo码的性能，实线是LDPC码的性能 当码长n大约在104以上时，LDPC码的性能才比Turbo码好。 香农限 Pe * 第11章差错控制编码 LDPC码的构造： LDPC码和普通的奇偶监督码一样，可以由有n列、m行的奇偶监督矩阵H确定；n是码长，m是校正子个数。但是其H矩阵和普通奇偶监督