上海工程技术大学微机原理与接口技术yp第5章存储器原理与接口.ppt

* * * * * 存储芯片与CPU的配合 * * * 12v * Oe就是cs * * * * * * * * * * * * 逻辑符号 * * * * * 翻书看 * * * * * 位结构、字结构 * CPU主频高，一般内存的工作速度与CPU不匹配。发展了高速缓冲存储器（Cache）新层次，PC386机起装机，从80486起在CPU芯片中封装称为一级（L1）的高速缓冲存储器，位于CPU外部的为二级（L2）高速缓冲存储器。内存与Cache之间、 两级Cache之间的数据传送由辅助硬件完成，保证了高的调度速度。 * CPU主频高，一般内存的工作速度与CPU不匹配。发展了高速缓冲存储器（Cache）新层次，PC386机起装机，从80486起在CPU芯片中封装称为一级（L1）的高速缓冲存储器，位于CPU外部的为二级（L2）高速缓冲存储器。内存与Cache之间、 两级Cache之间的数据传送由辅助硬件完成，保证了高的调度速度。 * * * * 注解1:上图为m*n存储阵列示意.每个小方框代表一个记忆元件,存放一位二进制信息,每一横行代表一个存储单元并排n个小框,字长n位.每一位都有一条数据线,称为位线,是对外交换信息的通路,所有存储单元相同的位共用一条位线.字选线是经过地址译码后的输出线,共m根,每一根字选线驱动一个存储单元.能保证存储体的每一个存储单元都有一个地址编码与一条字选线对应.任何一个存储单元的长度,也就是含记忆元件的个数都是相同的,读写操作时同一地址码的n个存储位同时被驱动. * 芯片内单元的个数与该芯片的地址引腿数有关；每个单元能存储的二进制数的位数与该芯片输入/输出数据线引腿数有关。 * 内存储器要保存成千上万的数据。必须把这些数据有规律地存放好，以便在存(写)取(读)数据时更加方便、迅速。通常把内存储器分成一个个单元, ，每个单元存放固定位数的二进制数据，这就是字节。每个单元都有一个编号 与之对应， 称为地址（地址码）。只要指明地址，就可以到存储器的成千上万个单元中按所指地址存入或取 出所需数据。 * 内存储器要保存成千上万的数据。必须把这些数据有规律地存放好，以便在存(写)取(读)数据时更加方便、迅速。 通常把内存储器分成一个个单元，每个单元存放固定位数的二进制数据，这就是字节。每个单元都有一个编号 与之对应， 称为地址（地址码）。只要指明地址，就可以到存储器的成千上万个单元中按所指地址存入或取 出所需数据。 图表示一个有m个单元（字），每个单元为8位二进制数的存储器。地址由0~m-1号单元从上到下顺序编号, 地址码用二进制表示。由于二进制读、写不方便，常用16进制地址。单元中各位从右到左顺序编号，由0位至（8-1）位。 存储器容量是以该存储器共有多少字和每个字有多少位来表示。 。如果计算机存储器存储容量为64 KB，则表示该存储器有64×102465 536 B的容量。 * 在微机中，内存储器是由半导体存储器芯片组成。内存储器也称为主存储器， 或简称为存储器 * * * 半导体存储器由于采用大规模集成电路结构，可靠性高，平均无故障时间为几千小时以上。 上述指标，有些是互相矛盾的。这就需要在设计和选用存储器时，根据实际需要，尽可能满足主要要求且兼顾其它。 * * 136页 * * * * * * 芯片内单元的个数与该芯片的地址引腿数有关；每个单元能存储的二进制数的位数与该芯片输入/输出数据线引腿数有关。 * 芯片内单元的个数与该芯片的地址引腿数有关；每个单元能存储的二进制数的位数与该芯片输入/输出数据线引腿数有关。 * 图 给出了静态MOS 6 管基本存储电路。 * 注解:存储器的核心是存储阵列,它是由一个个基本记忆元件组成,它用来存储一位二进制信息0或1.六管SRAM存储元是由两个MOS反相器交叉耦合而成的触发器,基本元件是金属氧化物半导体场效应管.一个存储元存储一位二进制码,如果一个存储单元为n位,则需要n个存储元才能组成一个存储单元. 注解2:T1与T3是一个反相器,其中T3是负载管,T1是工作管,T2与T4是另一个反相器,其中T4是负载管,T2是工作管.这两个反相器通过彼此交叉反馈,构成一个双稳态触发器.这对交叉耦合晶体管的工作状态是，当一个晶体管导通时，另一个就截止；反之亦然。假设T1导通，T2截止时的状态代表 1；相反的状态即T2导通，T1截止时的状态代表 0，即A点的电平高低分别代表 1 或 0。 T5、T6、T7、T8是控制管,当它们都截止时,双稳态电路与位线D、D脱离,依靠自身的交叉反馈保持原状态(所存信息)不变;若某存储元被选中,其X地址译码线和Y地址译码线均处于高电位,T5、T6、T7、T8均导通,使双稳态电路通过位线D和D与I/O连接,此时,A点和B点的电位状