第五章 51并行IO 端口.pptVIP

§2-4 并行I / O 端口 * * 四个端口、双向、每个口包含一个锁存器、一个输出驱动器和二个输入缓冲器。 一、P0口 1、结构 P0口电路图如下图 P0口：地址/数据复用口 2、通用I / O口 1）读（端口外数据 内部寄存器） 方式1（读锁存器） Q G2 D 内部总线, 适于“读—修改—写” 方式2（读引脚）：P0.x G1 D 内部总线。 作为通用I / O使用， 是一个准双向口： “在输入数据时应先把口置1，使两个FET都截止，引脚处于悬浮状态，可作高阻抗输入” 2）写（片内数据 端口） 数据 锁存 MUX P0.x 3）地址/数据总线口 控制MUX 写：地址/数据为1，P0·x ——高 地址/数据为0，P0·x ——低 读：经缓冲器G1读入 4)负载能力 可带8个TTL输入，驱动NMOS时，接上拉电阻。 总结特点： （1）P0口可作通用I / O口使用，又可作地址/数据总线口； （2）P0既可按字节寻址，又可按位寻址； （3）P0作为输入口使用时：是准双向口； （4）作通用I / O 口输出时：是开漏输出； （5）作地址/数据总线口时，P0是一真正双向口，而作通 用I / O口时，只是一个准双向口。 二、P1口 1、结构： 只能作I / O口用，且是一个准双向口。 内部已有上拉电阻，不是开漏输出口。 2、特点： （1）无地址/数据口功能 （2）可按字节寻址，也可按位寻址 （3）作I / O输入口时：是一准双向口，不是开漏输出。 三、P2口 1、结构 2、特点： （1）当P2口作为通用I / O时，是一准双向口。 （2）从P2口输入数据时，先向锁存器写“1”。 （3）可位寻址，也可按字节寻址 （4）可输出地址高8位。