高速PCB设计软件allegro16.6版本约束管理界面讲解.pdfVIP

高速PCB 设计软件allegro16.6 版本约束管理界面讲解 cadence 约束管理器在PCB 设计规则设置中是必不可少的，它也称为DRC 检查规则，用 来确定电路板的走线规则是否符合 PCB 设计要求。本节主要是给大家介绍约束管理器的 5 个界面。 首先，可以通过菜单Setup/constraints/Constraint Manager…或者点击图标 g 进入约束 管理器。 电气规则设置界面 Electrical：电气规则设置选项，在Electrical Constraint Set 中设置不同的电气规则，在Net 下将前面的规则赋予需要的网络 物理规则设置界面 Physical：物理规则设置选项，在 Physical Constraint Set 中设置不同的物理规则，在 net 下将前面的规则赋予需要的网络；其中Region 是区域规则，主要针对BGA、引脚间距小、 出线密度高的器件，需绘制一个区域框并赋予区域规则，区域内线宽和间距都可能小于区域 外，物理规则下能够赋予物理规则。