电脑辅助超大型积体电路设计.PDF

電腦輔助超大型 積體電路設計 系所：電積碩一 學號 學生：陳堃毓 指導教授：林泓均 教授 目錄 ㄧ、 期末專題名 稱……………………………………………………………..3 二、 相關研究發展現況………………………………………………………3 三、 研究動機……………………………………………………………….….3 四、混頻器基本參數理論……………………………………………………4 五、CMOS主動式混頻器架構原理…………………………………………14 六、 電路架構設計 …………………………………………………………19 七、 ADS模擬參數方 法………………………………………………………..27 八、 ADS模擬結果…………………………………………………………….33 九、 參考文 獻…………………………………………………………………38 十、佈局驗證結果錯誤說明及佈局平面圖……………….………………..38 一、 期末專題名稱： 中文專題名稱：利用電流共用之5.2GHz低電壓低功率消耗混頻器設計 英文專題名稱：The design of 5.2GHz low voltage and low power consumption mixer with current reuse 二、 相關研究發展現況： 隨著電磁波傳輸理論的成熟、Maxwell’s 方程式的推導，再加上近年來隨著電腦 技術與通訊技術的結合造就了目前通訊產業的發展日益千里，由初期的 PHS 低功率 傳輸至現今的3 G 通訊，乃至第四代OFDM 無線通訊系統，頻段提升至5 GHz 頻帶 已是必然之趨勢，以金氧半製程來製作射頻前端電路是目前業界與學術界所感到有興 趣的一個題目，然而元件模型的不準確性及高頻下的雜散效應，不斷地挑戰射頻工程 師的設計能力，而動輒數兆赫的工作環境更是挑戰半導體元件特性的好壞優劣，儘管 如此，互補式金氧半製成的不斷進步仍給了我們一個挑戰的機會。 由於無線通訊的使用量與重要性日益增加，使得RF 收發機的研究領域也隨之增 加。而RF 收發機中的積體電路未來走向是朝著高整合性、低電壓和低功率的趨勢來 發展，由於電路中的提供電壓與電路的效能幾乎是成正比的關係，所以在低電壓與低 功率的限制下，還必需要兼顧到電路本身的效能，是一個很大的挑戰。 三、 研究動機： 目前無線通訊市場的趨勢朝向低成本、低消耗功率、低重量、小體積等優點，這 唯有將電路做成積體電路才能達成，最終目的最好能夠實現系統單晶片（SOC, System on a Chip）。以往利用砷化鎵(GaAs)與雙極性(Bipolar) 或BiCMOS 技術將射頻前端 電路來做成積體電路，其最大缺點就是成本太高，再加上基頻數位電路部分，幾乎都 是利用CMOS 技術來製作，這些跟前端電路的製程是不同的，無法實驗系統單晶片 目標。不過慶幸的是目前0.18um 製程的電晶體，f T 值可達到60 GHz，這促使CMOS 電晶體有足夠的能力來處理高頻訊號，此外CMOS 技術的優點又是消耗功率小、成 ，因此基頻與高頻電路的整合是指日可待的。 本低 藉由前述可以了解到，利用CMOS 製程電路密度高及低消耗功率的特性整合於 單一晶片中，如此亦可達到低製作成本的目的。因低功率的電路設計技術，而使得系 統能在由電池提供系統之所需電源的狀況下，減低用電量以達到延長使用時間。如此 不但有利於大量生產，適合應用於植入式晶片及部份的消費性電子產品。因此，研究 low voltage、low power 的CMOS RF IC Design，成為一門新興的主題。這次設計使用 TSMC 0.18 um CMOS 製程技術，消耗功率0.534mW 的5.2GHz 混波器。 四、混頻器基本參數理論： 混頻器在射頻無線接收器中不可或缺的原因主要在於一般無線通訊需要傳送的 資料如語音、數位資料通常是較低頻率的信號，若欲以無線通訊的形式傳輸，勢必經 過調變，利用外加的載波將頻率拉高，同樣的，接收到高頻的訊號要加以還原一樣要 經過頻率轉移的過程，這便必須透過混頻電路才能完成。而在本章將介紹混頻器的種 類以及各項參數規格。 4.1 混頻器概論 混頻器(mixer)在射頻收發器(transceiver)裡，主要的功能是把訊號作降頻或升頻的動