一种基于AND-LUT的混合FPGA结构.pdfVIP

下载本文档

15
0
约2.81万字
约 6页
2017-07-05 发布于河南
举报
版权申诉

一种基于AND-LUT的混合FPGA结构.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

一种基于AND-LUT的混合FPGA结构

第28卷第3期半导体学报 Vol.28 No.3 2007年3月 CHINESEJOURNALOFSEMICONDUCTORS Mar.，2007 An、AND一LUTBasedHybridFPGAArchitecture ChenLiguang，Laijinmeit，andTongjiarong (决脚，tmentofMicroelectron ics，FudanUniversity，5儿口刀君儿aj200433，Chjna) Abstract:AnewhybridFPGAarchitectureisProPosed.Thelogictile，whichconsistsofalogicclusterandrelated connectionboxes(CBs)，canbeconfiguredaseitherProgrammablelogicarrays(PLAs)orlook一uPtables (LUTs).ThisarchitecturecanbeclassifiedasanAND一LUTarray.PLAsaresuitablefortheimPlementationof highfan一inlogiccircuits，whileLUTsareusedtoimPlement[owfan一inlogiccircuits.Asaresult，theProPosedhy- bridFPGAarchitecture(HFA)ismoreflexibletoimProvelogicdensity.ExPerimentsbasedonMCNCbenchmark circuitswerePerformedinboththehybridarchitectureandconventionalLUT一basedsymmetricalFPGAarchitec- tureintermofareaconsumPtion.Preliminaryresultsindicatethatonaverage，theareaisreducedby46%using thenewhybridarchitecture. Keywords:hybridFPGA;AND一LUTarray;AND一ORarray;PLA;LUT EEACC:1130;1130B CLCnumber:TN752 Docltm即tcode:A ArticleID:0253一4177(2007)03一0398一06 isalsofound in commercialFPGAsofthetwo I llltrodUCtioll biggestFPGAProviders，XilinxandAltera.An embedded system block (ESB) ofAltera ForthePasttwentyyears，Programmablede- APEX2OKcanbeconfiguredasaPLAwith32in- viceshavebeenwidelyusedindigitalsystems. puts，32producttermsandl6outPuts[2」.similar- TherearetwomaintyPesofProgrammablede- ly，everyXilinxVirtexIIslicehasadedicated0R vices，fieldProgrammablegatearrays(FPGA) gatenamedORCY，withwhichaVirtexllconfig- andcomPlexlogicdevices(CPLD).FPGAsare urablelogicblock(CL