第一章集成电路制造工艺.ppt

* 1.1.3 外延层电极的引出 欧姆接触电极：金属与掺杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。因此，外延层电极引出处应增加浓扩散。 B P-Sub SiO2 光刻胶 N+埋层 N–-epi P+ P+ P+ SiO2 N–-epi P P N+ N+ N+ 钝化层 N+ C E C E B B * 1.1.4 埋层的作用 1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。 B P-Sub SiO2 光刻胶 N+埋层 N–-epi P+ P+ P+ SiO2 N–-epi P P N+ N+ N+ 钝化层 N+ C E C E B B 2.减小寄生pnp晶体管的影响（第二章介绍） * 1.1.5 隔离的实现 1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛” 。 2. P+隔离接电路最低电位，使“岛” 与“岛” 之间形成两个背靠背的反偏二极管。 N+ N+ N--epi P N--epi P P-Sub (GND) P-Sub (GND) P-Sub (GND) B P-Sub SiO2 光刻胶 N+埋层 N–-epi SiO2 P+ P+ P+ SiO2 N–-epi P P N+ N+ N+ N+ C E C E B B 钝化层 * 1.1.6 其它双极型集成电路工艺简介 对通隔离：减小隔离所占面积 泡发射区：减小发射区面积 磷穿透扩散：减小串联电阻 离子注入：精确控制参杂浓度和结深 介质隔离：减小漏电流 光刻胶 B P-Sub N+埋层 SiO2 P+ P+ P+ P P N+ N+ N+ N+ C E C E B B * 1.1.7 习题 P14: 1.1 工艺流程及光刻掩膜版的作用 1.3（1）①② 识版图 1.5 集成度与工艺水平的关系 1.6 工作电压与材料的关系 * §1.2 MOS集成电路工艺（N阱硅栅CMOS工艺）(P9~11)参考P阱硅栅CMOS工艺 * 思考题 1.需要几块光刻掩膜版？各自的作用是什么？ 2.什么是局部氧化（LOCOS ) ？  （Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？ 6.衬底电极如何向外引接？ * 1.2.1 主要工艺流程 1.衬底准备 P+/P外延片 P型单晶片 * P-Sub 1.2.1 主要工艺流程 2. 氧化、光刻N-阱(nwell) * 1.2.1 主要工艺流程 3. N-阱注入，N-阱推进,退火，清洁表面 N阱 P-Sub * P-Sub N阱 1.2.1 主要工艺流程 4. 长薄氧、长氮化硅、光刻场区(active) * P-Sub 1.2.1 主要工艺流程 5.场区氧化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区注入） * P-Sub 1.2.1 主要工艺流程6. 栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻多晶 （polysilicon—poly) * 1.2.1 主要工艺流程 7. P+ active注入（Pplus）（ 硅栅自对准） P-Sub P-Sub P-Sub * 1.2.1 主要工艺流程 8. N+ active注入（Nplus —Pplus反版）  （ 硅栅自对准） P-Sub P-Sub P-Sub * 1.2.1 主要工艺流程 9. 淀积BPSG，光刻接触孔(contact)，回流 P-Sub P-Sub * 1.2.1 主要工艺流程 10. 蒸镀金属1，反刻金属1（metal1) P-Sub * 1.2.1 主要工艺流程 11. 绝缘介质淀积，平整化，光刻通孔(via) P-Sub P-Sub * 1.2.1 主要工艺流程 12. 蒸镀金属2，反刻金属2（metal2) P-Sub * 1.2.1 主要工艺流程13. 钝化层淀积，平整化，光刻钝化窗孔(pad) P-Sub * 1.2.2 光刻掩膜版简图汇总 N阱 ?有源区 ?多晶 ?Pplus ?Nplus ?引线孔 ?金属1 ?通孔 ?金属2 ?钝化 * 1.2.3 局部氧化的作用 2. 减缓表面台阶 3. 减小表面漏电流 P-Sub N-阱 1. 提高场区阈值电压 * 1.2.4 硅栅自对准的作用 在硅栅形成后，利用硅栅的遮蔽作用来形成MOS管的