微机原理及应用09章资料.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 8237A处于从属状态时保持为空闲状态S1。当任一通道检测到一个DMA请求时，8237A将在下一个S1状态时向CPU发出总线请求信号HRQ，于是8237A进入准备状态S0。CPU在当前总线周期结束时，向8237A回送总线认可信号HLDA，将总线控制权交给8237A，8237A开始进入主控状态。DMA周期从S1状态开始，至少包含4个状态S1～S4，必要时可在S3和S4之间插入SW。在S1状态期间，通过数据总线D7～D0将高８位地址线锁存到8212锁存器中，低8位地址直接从A7～A0输出，形成访问存储器的16位地址码，到S3状态期间发出读存储器(MEMR)或读外设(I/OR)命令可将需要传送的数据读出，在随后产生的写外设(I/OW)或写存储器(MEMW)命令控制下可完成传送一个数据字节的 　功能，需要传送多少个字节，就需要执行多少个这样的DMA周期。待整个数据块传送结束，在最后一个DMA周期的S4状态上升沿，8237A的总线请求HRQ将无效，CPU将HLDA置成无效，收回总线控制权，8237A重新回到空闲状态S1。 8237A在每一个DMA周期的S4状态查询DRQi如果同时有多个DRQi有效，8237A将为优先级最高的通道服务，而且允许高级的请求打断低级的请求而被优先服务。只要较低优先级的通道能保持它的请求有效，待较高优先级的通道传送结束，控制将自动转到较低优先级的通道去服务。8237A的整个操作流程可用图9.30来描述。 图9.30 9.3.3 8237A DMA控制器的编程及其应用举例 8237A共包含4个通道，每个通道占用2个端口地址，再加上工作方式寄存器和状态寄存器合用一个端口，因此整个8237A芯片共包含9个端口地址，可用最低4位地址码(A3～A0)来对它们寻址。 高位地址码(A15~A4)经译码后，可用来形成8237A的片选信号，使CS有效，与I/OW，I/OR和地址码A3配合可完成对有关寄存器的读写操作。 某8086微机系统中，利用8237A DMA控制器的0通道为某台外设与存储器之间构成直接数据传送通道的系统配置结构流程图如图9.31所示。 图9.31 如果要求从外设输入1000H字节的数据到存储器当前数据段中，从0300H单元开始的一片连续地址存放，其初始化程序段如下所示。 ST57：MOV DX，方式寄存器端口 MOV AL，41H OUT DX，AL MOV DX，通道0地址寄存器端口 MOV AX，0300H OUT DX，AL MOV AL，AH OUT DX，AL MOV DX，通道0终点计数器端口 MOV AX，1000H OUT DX，AL MOV AL，AH OUT DX，AL 待外设发出DMA请求，DRQ0＝1，系统将在8237A控制下完成数据传送功能。在此期间，CPU处于保持状态，可进行不使用总线的内部操作。如果利用8237A的终点计数信号TC向CPU发中断请求，那么CPU响应中断后，可对这批数据进行处理或使用。 8237A DMA控制器具有很高的数据传送速率，如果CLK采用5MHz主时钟，每4个时钟周期可传送一个字节，那么8237A的数据传送速率可达到1.25M字节/秒。 习题 9.1 简述8086 CPU对中断的响应和处理过程。 9.2 8086系统中可引入哪些中断，它们是如何引入的? 9.3 中断入口地址表的功能是什么?已知中断类型码分别为84H和FAH，它们的中断入口在中断入口地址表的什么位置上? 9.4 为什么在主程序和中断服务程序中都要安排开中断指令?如果开中断指令安排在中断服务程序的末尾，那么将产生什么后果。如果要实现中断嵌套，则开中断指令应如何设置? 9.5 简述中断控制器8259A的内部结构和主要功能。 9.6 8259A对中断优先权的管理方式有哪几种?各是什么含义? 9.7 某系统中设置三片8259A级联使用，一片为主8259A；两片为从8259A；它们分别接入主8259A的IR2和IR6端。若已知当前主8259A和从8259A的IR3上各接有一个外部中断源，它们的中断类型码分别为A0H，B0H和C0H，已知它们的中断入口均在同一段中，其段基址为2050H，偏移地址分别为11A0H，22B0H和33C0H，所有中断都采用电平触发方式、完全嵌套、普通EOI结束。 (1) 画出它们的硬件连接图； (2) 编写全部初始化程序。 9.8 可编程计数/定时