- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种新的8B_10B编解码设计
DOI:10.13921/j.cnki.issn1002-5561.2012.12.016
其它
中文核心期刊
一种新的8B/ 10B 编解码设计
佺 ,
刘文杰,施 ,郭 林 孙 玲
南通大学江苏省专用集成电路设计重点实验室 江苏南通
( , 226007 )
摘 要:
在分析 8B/10B 编解码规则和输入信号与对应数据间逻辑关 系的基础上,提出 了一种新的编解
码和游程值计算方法,完成 了编解码 电路的可综合 Verilog HDL 语言设计 ,并在 Quartus II 和 ModelSim
软件环境下实现 了电路综合及仿真 。仿真结果表明 ,该方法与现有 8B/10B 编解码方案相 比,最大工作频
率显著提 高,资源 占用相对较 少且可靠性得到增强。
关键词 8B/10BVerilogHDLFPGA
: ; ;
中图分类号 文献标识码 A 文章编号 1002-5561201212-0052-03
: TN76 : : ( )
New kind of 8B/10B encoding and decoding design
LIUWen-jie,SHIQuan,GUOLinSUNLing
,
Abstract:Basedontheanalysisoftherulesof8B/10Bencodin
tweentheinputsignalsandthecorrespondingdata,th
latetherunlengthareputforward.Th
VerilogHDLandthesimulation
ulatio
quency,thelessconsumptionresourceandtheenhance
Key words: 8B/10B;VerilogHDL;FPGA
逻辑资源消耗少 占用资源少意味着 编解码
0 引言 。 8B/10B
电路 实现时版图面积小 并且较少的逻辑门电
,
编解码方法具有有效检测误码 保持直流 ASIC
8B/10B 、
路还有助于减小电路功耗 简化的逻辑门电路结构能
平衡 符号码元与数据码元相隔离和数据流中信
文档评论(0)