基于FPGA的DSP外部总线接口设计_高路.pdfVIP

下载本文档

3
0
约5.02千字
约 4页
2017-07-07 发布于浙江
举报
版权申诉

基于FPGA的DSP外部总线接口设计_高路.pdf

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于FPGA的DSP外部总线接口设计_高路

32 　2 制　导　与　引　信 V ol.32 No .2 2011 6 G UIDANCE FUZE 　 Jun.2011 :1671-0576 (2011)02-0020-04 FPGA DSP 高　路, 　周起华, 　张　琦 (, 200090) 　　　:文章针对FPGA 与DSP 之间的总线协议, 建立FPGA 与DSP 总线通信的接口框架,根不同类型的DSP 设计相应的时序协调电路,保证 DSP 与外部器件之间高速稳定的数通信。使用该设计方法在Quartu II 进行仿真, 时序满足DSP 的读写时序要求。实验证明该方法满足实际使用要求。 :数字信号处理;总线;接口 :TJ765 .3　　　　　　:A DSP External Bus Interface Design Based on FPGA GA O L u , 　Z H O U Qi -hua, 　Z H A N G Qi (Shanghai Radio Equipment Re earch In titute, Shanghai 200090, China) 　　Abstract:The bu interf ace frame i built in the FPGA, and the time-equence harmo- nized circuit i de igned according to different object w hich i acce ed by the DSP, w hich en- ure that the DS P could acce outer bu interface w ith highe t peed.Finally , imulation are done, w hich indicate that the time-equence i ati f ied w ith the DSP demand, and the time m arg in i enough to the requirement of application. Key words:digital ig nal proce ing ;bu ;interf ace , DSP 0 　 , DSP ,DSP , 。 FPGA , DSP , FPGA , ( , DSP ADC 、DAC、DDS )。。,DSP , ,。 :2011-04-30 :　(1980-), , , , ADI T iger- 。 SHARC , 2 高　路, 等:基于FPGA 的DSP 外部总线接口设计　　　　 21 ,, IO , ,。。、、, 　　。ADSP , T S201 , DSP