基于FPGA的I2C接口的开发.pdfVIP

2014年第12期 文章编号：1009—2552(2014)12—0181—04中图分类号：TP334．7文献标识码：A 基于FPGA的12C接口的开发 李 曦，郭建强，高晓蓉，王泽勇，赵全轲，郑 彪 (西南交通大学物理科学与技术学院光电工程研究所，成都610036) 摘要：提出一种利用现场可编程门阵歹IjFPGA采实现12C接1：2功能的方法。该方法解决了定制 电路的不足，有效降低了系统的功耗，提高了设计的稳定性、可靠性以及灵活性，并减小了系 统PCB板面积。 关键词：FPGA；12C；VERILOG；状态机 ofrCinterface Development basedonFPGA LI Biao Xi，GUOJian·qiang，GAOXiao-rong，WANG Quan—ke，ZHENG Ze—yong，ZHAO (Photoeletronic of Scienceand EngineeringImtitIIte，SchoolPhysical Technology，Southwest JiaotongUniversity，Chengdu610036，China) Abstract：Thisdissertationan ationfunctionsof12C is a presents interface，which implement byusing field methodCiIsolvethe ofcustom programmablegatearray．This disadvantagescircuits，effectively reduce of the and ofthis powerconsumptionsystem，andimprovestability，reliabilityflexibilitydesign．It cana190reducethe PCBarea． system machine Keywords：FPGA；12C；VERILOG；state 0 引言 输出满足12C总线协议的串行时钟信号线SCL的 频率。 12C(Inter—IntegratedCircuit)总线是由SDA串 行数据线和SCL串行时钟线组成。12C总线协议的 数据锁存器：根据读(rd)／写(wr)信号存储12C 最大特点是通过同步机制和仲裁机制¨J，可以实现 总线接口发送或接收的数据。 多机通信。 12C总线接口控制时序逻辑模块：12C总线数据 目前实现12C的数据收发的方法，可以使用专传输的所有时序控制逻辑都由它产生，是12C模块 用接口芯片嵋j，也可以在单片机上实现12C数据收的核心 移位寄存器：包括读移位寄存器和写移位寄存 发功能_J。本文为了解决FPGA与具备12C接口的 器，根据读(rd)／写(wr)信号对数据进行正确的 ADC和DAC转换器的连接，通过将12C功能模块嵌