第六章采用中、大规模集成电路的逻辑设计教程.ppt

例6.10: 用74LS193利用预置数法构成模12减法计数器 Cr CPU CPD D C B A LD QD QC QB QA QCC QCB 74LS193 ?1 1 CP 1 1 1 1 0 初态设置 . LD 1111 1110 1101 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011 例3 : 利用两片74LS193构成模147加法计数器. Cr CPU CPD D C B A LD QD QC QB QA QCC CP Cr CPU CPD D C B A LD QD QC QB QA QCC ≥1 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 Ⅰ Ⅱ 当Q7 Q6 Q5 Q4Q3 Q2 Q1 Q0清0. 实现147加法计数. 例4 : 利用两片74LS193构成模147减法计数器. Cr CPD D C B A LD QD QC QB QA QCB Cr CPD D C B A LD QD QC QB QA QCB Ⅰ Ⅱ 1 1 1 1 0 0 0 0 CP Q5 Q4 Q6 Q7 Q0 Q1 Q2 Q3 置数脉冲 6.6 寄存器 寄存器是数字系统中用于存放数据或运算结果的 地方。具有接收数据、存放数据或传送数据的功能。 还应有左、右移位，串、并行输入，串、并行输出以 及预置、清零等功能。 典型的中规模集成电路寄存器（如74LS194） 是四位双向移位寄存器。 74LS194 MA DR D0 D3 DL D1 D2 Q1 Q2 Q0 Q3 MB CP Cr Q0、Q1、Q2、Q3: 寄存器状态 MA MB :工作方式选择 CP :工作脉冲 D0、D1、D2、D3:并行数据输入 DR:右移串行数据输入 DL:左移串行数据输入 Cr : 清0 功能表 : Cr CP MB MA DR D0 D1 D2 D3 DL Q0 Q1 Q2 Q3 0 d d d d d d d d d 1 0 d d d d d d d d 1 1 1 d d0 d1 d2 d3 d 1 0 1 1 d d d d d 1 0 1 0 d d d d d 1 1 0 d d d d d 1 1 1 0 d d d d d 0 1 d 0 0 d d d d d d 0 0 0 0 保 持 d0 d1 d2 d3 1 Q0 Q1 Q2 0 Q0 Q1 Q2 Q1 Q2 Q3 1 Q1 Q2 Q3 0 保 持 例 6.11: 用74LS194构成模4计数器。 1100 0110 0011 1001 Cr MA MB DR D0 D1 D2 D3 DL Q0 Q1 Q2 Q3 74LS193 CP 1 11/01 二－十进制译码器电路 A3 A2 A0 A1 例6.5： 用一片74LS138三输入八输出译码器和适当的与非门实现全减器的功能。 输 入 Ai Bi Gi-1 输 出 Di Gi 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Ai Bi Gi-1 S1 S2 S3 Di Gi “1” 例6.6： 用译码器和与门实现逻辑函数 F(A, B, C, D)=?m(2, 4, 6, 8, 10, 12, 14) 解： F(A, B, C, D)= Y0Y1Y2Y3Y4Y5Y6Y7 A2 A1 A0 S3 S2 S1 Y0Y1Y2Y3Y4Y5Y6Y7 A2 A1 A0 S3 S2 S1 B C D A 1 F 6.4 多路选择器 完成对多路数据的选择，在公共传输线上实现多路数据的分时传送。 D0 D1 D2 D3 A1 A0 Y 4选1 数据选择器 D0 D1 D2 D3 A1 A0 S Y 74153型双四选一多路选择器 1Q 2Q ?1 ?1 1 1 1 1 1 1 1S 1D0 1D