第03章 存储系统(2半导体只读存储器ROM).ppt

3.3.1 半导体只读存储器ROM 一、ROM的分类 二、ROM、RAM与CPU的连接 * * 第三章 存储系统 存储器概述 随机读写存储器RAM 半导体只读存储器ROM 高速存储器 虚拟存储器 cache存储器 分类 　　　　定　　义 　　　　优　　点 　　缺　点 掩模式 数据在芯片制造过程中就确定 可靠性和集成度高，价格便宜 不能重写 一次编程 用户可自行改变产品中某些存储元 可以根据用户需要编程 只能一次性改写 多次编程 可以用紫外光照射或电擦除原来的数据，然后再重新写入新的数据 可以多次改写ROM中的内容 按照指定的地址空间分配，正确选择所给各种存储器芯片及其它片子、门电路等，将对应的地址线、数据线、控制线连接起来，构成较完整的处理器与存储器的相连系统。 74LS138译码器 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 74LS138 A B C G2A G2B G1 Y7 GND Vcc Y0 Y1 Y2 Y3 Y4 Y5 Y6 C 、B、 A ：地址输入 G1、G2A、G2B：允许输入 Y0～Y7：译码器输出 Vcc：电源 GND：地 74LS138译码器真值表 G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 8086 M/IO RD WR MEMR MEMW I/OR I/OW Z80 R /W MREQ IORQ MEMR MEMW I/OR I/OW 存储器、I/O接口的读写控制 例1(P93):CPU的AB为16根(A15-A0,A0为低位),双向数据总线8根(D7-D0),控制总线中与主存有关的信号有MREQ(允许访存,低电平有效),R/W(高电平为读命令,低电平为写命令). 主存地址空间分配如下: 0~8191为系统程序区,由只读存储器芯片组成; 8192~32767为用户程序区; 最后(最大地址)2K空间为系统程序工作区. 上述地址为十进制,按字节编址.现有如下存储器芯片: EPROM:8K*8位(控制端仅有CS) SRAM:16K*1位、2K*8位、4K*8位、8K*8位 从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出片选逻辑（可选用门电路及3：8译码器74LS138）与CPU的连接，说明选哪些存储芯片，选多少片。 解：主存地址空间分布如下图所示： 8K（EPROM） 24K（SRAM） 30K（空） 2K（SRAM） 0 8191 8192 32767 63487 65535 0000H 1FFFH 2000H 7FFFH .. .. 8000H .. .. 32768 63488 F7FFH F800H FFFFH … .. .. .. 根据给定条件,选用 ROM:8K*8位芯片1片 RAM:8K*8位芯片3片,2K*8位芯片1片 3:8译码器仅用Y0,Y1,Y2,Y3和Y7输出端,且对最后的2K*8位选片 还需加门电路译码 CPU … D0 .. D7 R/W … A0 A10 .. A11 A12 A13 A14 A15 MREQ Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 74LS138 D7 D0 .. D7 D0 D7 D0 D7 D0 D7 D0 .. .. .. .. CS CS CS CS EPROM 8KB SRAM 8KB SRAM 8KB SRAM 8KB SRAM 2KB A0 A12 A