主轴电机伺服电路.PPT

数字信号处理电路的维修方法 电子信息工程 付 渊 数字信号处理电路的基本结构和功能 1．数字信号处理电路的基本功能 数字信号处理电路（DSP）的基本功能如图4一1所示。激光头读取的光盘信号比较弱，在伺服预放电路中进行合成处理和预放，使RF信号有足够的幅度，然后送到数字信号处理电路中进行数字信号的提取、EFM解调、CIRC解码和去交叉交织等纠错处理，其中还包括主轴伺服处理。RF信号经数字处理后将信号变成串行数据信号、串行时钟信号和LR分离时钟信号输出，并送到A/V解码电路进行解码，最后输出音频、视频信号。 2．数字信号处理电路的基本结构 数字信号处理电路（DSP）是对RF信号进行均衡放大，非对称性校正，EFM解调，误差校正（纠错），基本电路结构如图4一2所示。它通常处理来自伺服预放电路的RF信号，它所提取的数字信号再送到解压缩处理电路进行数据处理。很多数字信号处理电路中还包含伺服信号处理，如主轴电机恒线速（CLV）伺服处理和光学伺服处理电路等。因此数字信号处理电路失常往往会引起整个影碟机不能正常工作。 3．数字信号处理电路的维修方法 数字信号处理电路是处理数据信号和伺服信号的集成电路，该电路如果有故障会引起VCD机不能播放光盘的故障，判别故障的方法如下： （1）查电源供电电路； （2）查音频时钟信号（16.934MHｚ）； （3）查数据输出信号（DATA、BCLK、LRCK）如图4一3所示。 采用CXD2500BQ芯片的数字信号处理电路 数字信号处理DSP电路也是伺服系统的一部分，由预放电路将激光头读取的信号进行放大以后将RF信号送到DSP电路中进行数字处理，与此同时从数字信号中还要检测出主轴电机的旋转误差经处理后转换成控制主轴电机的驱动信号，使主轴电机按恒线速的要求旋转，因此主轴电机伺服电路又称CLV伺服，CLV即恒线速的意思（Constant Linear Velocity）。CXD2500BQ、CXD2545等集成电路就是为此而设计的集成电路。下面我们以CXS2500BQ为例介绍一下DSP电路的功能。图4一4是CXD2500BQ的电路实装图。 从图4一4可见，该电路主要包括：32K缓冲RAM、压控振荡器、非对称性校正器、锁相环、数字音频接口、地址信号发生器、误码校正电路、可变节拍控制电路、EFM解调电路、数字信号输出电路、主轴电机CLV处理器伺服状态检测和控制电路等。 各引脚参数，可查阅相关维修资料获得。 1.数字信号处理进程 VCD光盘在记录前对数字信号进行了8一14bit的变换，或称为8一14bit调制，即EFM调制，这是为了降低码率而采取的方法。由激光头读出的数字信号即为EFM调制的信号，此信号在DSP电路中要将14bit的信号再还原成8bit的数字信号，这叫EFM解调。解调后再经误码校正、内插等处理成16bit的数字信号。 EFM解调电路输出的8bit数字信号分别送到寄存器、子码P一W处理器、子码Q处理器和数字信号输出电路。子码P一W处理器在65输入的子码P一W时钟信号控制下产生8bit子码P一W信号，从64输出（该机末用）；子码Q处理器在67输入的子码Q时钟信号（SOCK）（CPU 8输出）控制下，将8bit的数字信号处理成子码Q信号，从66输出，送到CPU6，对机芯进行控制。 EFM解调出的8bit数字信号经寄存器和数据总线的传递，再经误码纠错处理，进入D/A数据信号处理器，处理成串行数据信号，再经串/并行处理器处理，输出数据信号，供MPEG解码。当30（音频数据信号输出模式选择开关）为高电平时，选择并行数据信号输出；当30为低电平时，选择串行数据信号（DATA）从34输出（该机此种模式），经接插件XP702送到解码电路作进一步处理。 解码器要正确解调数字信号，数字信号处理电路在输出串行数据信号的同时，还要从35输出串行位时钟信号（BCLK），从32输出D/A接口左/右声道选择时钟信号（LRCK），从44输出C2出错指示信号（C2PO），从61输出有无预加重控制信号（EMPH）。另外，从N203 3输出的16.934MHZ晶振时钟信号（CDCLK）与数据信号（DARA）一起送到解码电路。 EDM解调器输出的8bit数字信号还有一路送到数字信号输出电路，处理成数字音频信号从60输出，有无数字音频信号输出由69的电平控制，当69为高电平时，60有输出，反之，60无输出。 68为静音（MUTE）控制，当68为高电平时，内部的D/A数据信号处理器无输出，起静音作用，当68为低电平时，静音失效。 2．主轴电机伺服电路 CXD2500BQ还具有主轴电机伺服CLV控制功能。VCD盘的旋转直接由主轴电机带动，激光头在读取VCD盘上的信息时，激光头与VCD盘的相对线速度必须恒定（一般为1.3ｍ/ｓ）这就要求VCD盘