ONCHIPESD防护设计高级培训班简章.PDFVIP

“ON CHIP ESD 防护设计”高级培训班简章 静电放电（ESD ）现象在半导体行业中是普遍存在的。它随时可能发生在半 导体器件和集成电路的制作、测试、封装直到用户使用的任何过程中。近期美国 公布了涉及 10 多个行业因静电放电造成的损失调查结果，平均每年的直接经济 损失高达 200 多亿美元，仅电子工业部门每年因静电危害损坏电子元器件的损失 就高达 100 多亿美元。每年因静电击穿而造成失效的芯片占总失效芯片的 35% 。 ESD 的保护变得越来越重要。 随着深亚微米及纳米级 IC 工艺的发展和射频、高速集成电路产品的开发， 静电放电现象的破坏力日益增强。传统的二极管静电保护方法，已经不能满足业 界对静电防护标准的要求。如何保护集成电路不被静电击穿，已成为各半导体代 工企业越来越重视的问题。静电放电防护设计也成为集成电路设计企业要重点解 决的一个关键问题， 为了提高国内 On Chip ESD 防护设计水平，交流 ESD 防护设计经验，浙江 大学 ESD 实验室协同国家集成电路设计杭州产业化基地和杭州国家高新技术产 业开发区人才中心，邀请到美国和台湾来自大学和企业界资深 ESD 专家和著名 TCAD 软件及 ESD 测试设备供应商，共同举办 On Chip ESD 防护设计培训班。 该培训