第05章 反相器概要1.pptVIP

EE141 EE141 数字集成电路-电路、系统与设计 Activity 1)???? If the width of a transistor increases, the current will? increase decrease not change? 2)???? If the length of a transistor increases, the current will increase decrease not change 3)???? If the supply voltage of a chip increases, the maximum transistor current will increase decrease not change 4)???? If the width of a transistor increases, its gate capacitance will increase decrease not change 5)???? If the length of a transistor increases, its gate capacitance will increase decrease not change 6)???? If the supply voltage of a chip increases, the gate capacitance of each transistor will increase decrease not change Activity 1)???? If the width of a transistor increases, the current will? increase decrease not change? 2)???? If the length of a transistor increases, the current will increase decrease not change 3)???? If the supply voltage of a chip increases, the maximum transistor current will increase decrease not change 4)???? If the width of a transistor increases, its gate capacitance will increase decrease not change 5)???? If the length of a transistor increases, its gate capacitance will increase decrease not change 6)???? If the supply voltage of a chip increases, the gate capacitance of each transistor will increase decrease not change ＣＭＯＳ反相器 CMOS 反相器 两个反相器级联 CMOS 反相器一阶 DC分析 CMOS 反相器: 瞬态响应 电压传输特性 PMOS IV特性转换为公共坐标系 CMOS 反相器负载特性 CMOS 反相器 VTC 反相器的开关阈值与PMOS对NMOS 尺寸比的关系 噪声容限， VIH 和 VIL 反相器电压增益 反相器VTC和 VDD的关系 模拟的VTC 器件参数变化对VTC的影响 传输延迟 CMOS 反相器传输延迟计算 1 CMOS反相器传输延迟计算 2 CMOS 反相器版图 瞬态响应 如何提高反相器速度 寄生电容尽可能小 提高晶体管的尺寸 同时要注意自身作为负载时的情况（自载效应） 加大 VDD (????) 延迟与 VDD的关系 器件尺寸与延时的关系 延迟与NMOS/PMOS 比率的关系 上升时间与延迟的关系 反相器尺寸设计 晶体管的RC 延迟模型 对 MOS管采用等效的电阻电容 假设晶体管为理想开关，有理想的电阻和电容 单为 nMOS 电阻 R, 电容 C 单位pMOS 电阻 2R, 电容 C 电容和宽度成正比 电阻和宽度成反比 RC 值 电容 C = Cg = Cs = Cd = 2 fF/mm ，栅的宽度 工艺不同，值变化不大 Resistance 0.6um工艺中电阻R ? 6 KW 沟道越短电阻越小 单位晶体管 可可以是能够实现的最小晶体管 (4/2 l) 可以是宽度为 1 mm 的晶体管 你怎么认为没有关系 反相器延迟估算 估计一个反相器驱动另一个