第03章 门电路+半导体基础知识(无门复习).pptVIP

3-* 3.5.1 CMOS反相器的工作原理 ＋VDD vO TN TP vI D S G S D G 当vI = VDD时， VGSN = vI ＞VGS(th)N TN导通 Ron＝103W VGSP = vI － VDD ＞ VGS(th)P TP截止 Roff＝109～1012W vO = VDD ≈ 0 输出低电平 根据分析可见电路具有反相器的功能 3-* 3.5.2 CMOS反相器的主要特性 电压传输特性和电流传输特性 特点： 静态功耗极低 抗干扰能力强 电源利用率高 输入阻抗高 扇出系数大 vO vI 0 VGS(th)N vI iDS (VDD+VGS(th)P) Vth 0 VDD VDD 3-* 3.5.2 CMOS反相器的主要特性 输入特性 在 CMOS 电路的输入端都加有二极管保护电路，可以避免MOS管在正或负尖峰脉冲作用下被击穿。保护电路决定了CMOS反相器的输入特性 VDD vO TN TP vI 0 vI iI VDD －1V 3-* 输出特性 0 vo iOH VDD vI(VGSN) vI(VGSP) (VDSN ,VDSP) (iDSP) (iDSN ) iOL 输出低电平 带灌电流负载 输出高电平 带拉电流负载 3.5.2 CMOS反相器的主要特性 3-* 电源特性 在静态工作下，CMOS反相器中的TP和TN总有一个截止，截止时的漏电流及其微小，因此消耗的电源功耗可以忽略不计。保护二极管的反向漏电流却比MOS管的截止漏电流大许多，而成为静态电流的主要部分 CMOS反相器的TP和TN短时间同时饱和导通时动态功耗比静态功耗大得多。因此，功耗主要决定于动态功耗，尤其是工作频率较高时更为突出。当然，动态功耗还包括状态转换时，对负载电容充、放电所消耗的功率 3.5.2 CMOS反相器的主要特性 3-* 3.5.3 CMOS传输门 P沟道和N沟道增强型MOS管并联互补 组成CMOS传输门 VDD TN TP vO vI / / vO vI C C vO vI / / vO vI C C TG C=0, C=VDD时， C=VDD, C=0时， 两管同时截止，传输门截止 可见当 0≤vI≤VDD 总有一管导通，传输门导通 0≤vI≤VDD－VGS(th)N TN管导通 ∣VGS(th)P ∣≤vI≤VDD TP管导通 3-* 3.5.4 CMOS逻辑门 VDD TN TP TP TN A T3 T4 T1 T2 Y B VDD A T3 T4 T1 T2 Y B CMOS与非门和或非门 3-* 3.5.4 CMOS逻辑门 带缓冲级的CMOS与非门 VDD TN TP TP TN A T3 T4 T1 T2 Y B 设每管的导通电阻是Ron,与非门的输出电阻是RO则当： A=0，B=0时 RO =Ron3 ∥ Ron4 = Ron ∕2 A=0，B=1时 RO =Ron4 = Ron A=1，B=0时 RO =Ron3 = Ron A=1，B=1时 RO =Ron1 + Ron2 =2Ron 显然，输出电阻在不同的输入下有四倍之差 3-* 带缓冲级的CMOS与非门 A B AB A+B VDD A Y B 3.5.4 CMOS逻辑门 3-* TP′ TN VDD A Y ≥1 TP EN CMOS三态门 TP′ TN′ TN VDD A Y 1 TP EN 3.5.4 CMOS逻辑门 3-* CMOS三态门和CMOS漏极开路门 VDD A Y TG EN 1 VDD A RL 1 B VDD 3.5.4 CMOS逻辑门 3-* CMOS逻辑门主要系列 CD4000系列（CD4000,MC14000等） 54HC/74HC系列（MC 54HC/74HC） 26 6 9 2~6 54HC/74HC系列 3 80 90 3~18 CC4000系列 最高工作频率(MHz) 边沿时间 （nS） 传输延迟 （nS） 电源电压 （V） 系 列 CMOS门性能 3.5.4 CMOS逻辑门 3-* CMOS器件使用注意 1.器件存放、拿取、运输、装配、调试时应当采取必要的静电防护措施，输入端不允许悬空 2.电路加必要的过流保护 3.防止锁定效应(CMOS制作保护二极管时形成的寄生三极管，构成反馈电路使电流迅速增大到最大值，只能切断电源才能制止，称为锁定效应或可控硅效应) 3.5.4 CMOS逻辑门 3-* VNH VNL 5 1.5 1.0 0.008 0.001 8 +5 高速CMOS 15 9.0 6.