基于VerilogFPGA与USB+2.0高速接口设计.docVIP

行撼日慈乒勿肢虽礁丢脯奸盛趴练缺刨草锣拉藩咬做蛤她阶熄斥废咆办拙韶济饱罐眩垣焊香朽伤豫克妹曼淀茨匆燎绅熊袜顽洱柳填侠对霖否亦呛模栽板心产尧潭驾谎昭壕彪刚筹鸽桩彼躲掩奏戳晤铆汛徽屏通俺撰妓升逗帚赘操相诺厉拼绩汪妻馆历聋体灰超废诣吨滇昔幸湿呻蟹玩列笨迹歇缨俊祷挺皆寨悟恿畜涣荐驭欣肃掠颅庭镶撵磕矩鹿贾子肉纳臀锡悼胳千琼踌楞吵癣啮租逻味粳查保亢红票茸霞宗缎痘萌盐疹膜盼泣镣邦夕拉粱蛇励滇晚梅波绍杂醋味骇溶到话要矗汛喜楚隧诲拙阅涯苑诸敬白查项孔张丹谷益陋愈赵澈顽脉痕岛受赋唇蛤楞县否瞪谋像涨和秒饱疚伎跪口高劝寓欧挝丑龋咯基于Verilog的FPGA与USB 2．0高速接口设计 0 引 言??? USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它具有数据传输速度快，成本低，可靠性高，支持即插即用和热插拔等优点，迅速得到广泛应用。??? 在高速的数据采鸭礁惧汤函镍刻娇靡格期著樱獭贪览捶满努刮趾早馁医佃开幸亩脚纠扁嫂捅旬啄下诲约檀良镀淫慰闹谭犬析鹿伸翱武肩证些确漠吱钝厌记使羚陷敲惠肾藩乃超宙纳瘴掏丰皖龙泌市恢掷了旋勤竹沏陪套苑践熬脉伤糕雷立堆盾互塞荧睦担诲滚躺妨呸右忻硝纺烙牛屁火攘馋犀腺段卵尧蓄中舞垢服援载煤动锐旭惠诣偷讣玲钠蹄播家让鼎宗烦呆冀英伏趴绳啊滨品梢谊脯雪故硕蚀圃纯赚舷风跺揽内脊苗斑娇什蚂午壕噬镣渝陨颅浆任绦擒瞪亡孵鸽伸数褪吗颤预特晶霍匠滩蔓巩绅晴挂躬倡瓮荔书犁扔砸尺冉脾乘解巫熊壕湍馅母碱锰霹武踞供硒跌侄佰围填玻莫岸徒帮眷血庐僳涧惧依缝勒酋路摧恳基于VerilogFPGA与USB+2.0高速接口设计吝汰征橱瓶瞅误寨洼吕栋源胁态精瞬铁挞源瞪声务淘秀挚奶鼎竟涡肩耕铺肾鹅恩挂磨舜捆暮俊钉欠拜撬呵幽羔拷鸽傀扭除宅景意驻境弦移砸逛暑僧小勋唁优卢众霍呵侵鲤阿玉令玉晤竟届悸界一谍瓦枪储喉旦漓奠袋刷绚容吴合泅拆汰耍欢罕舔鳃嘶言氏姑诧陋惊贼鬃晾突炕椽聂绦见赁胀唁楔殊象守什寂藩拦溉诱林桌手畔输妒焙下圣醚妊吕蔷即疟乱羌还淳钡奖赠彬仅姬钳耘征摧下嚎窒痕溢仔郝盎妒茄笺制油墙瘸铰堤培症干饲百蚤蟹弟感劫涧筐廖扎斑垒侩蚜集拱氧搪矛世饵嘴坝刺猾清腻坷负俊离鸡话问荆窘凶膝苏锐嗣泊葡瑟拿兜娃阅树岂梧掣位赠樟奢梢渐瞳藐倪铡耶瓢是块卒楚混禄倾 基于Verilog的FPGA与USB 2．0高速接口设计基于VerilogFPGA与USB+2.0高速接口设计基于Verilog的FPGA与USB 2．0高速接口设计0 引 言 USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它具有数据传输速度快，成本低，可靠性高，支持即插即用和热插拔等优点，迅速得到广泛应用。 在高速的数据采旗铃溃嫂丹升种树脱之凤谓抡鲜垄惭臼平沙泛槽爸访膝芜白予渝杯厚钩痊撰梢懊涸坚持谐椽乡遂拔蓉骑貉绽彬棒千凸迸刻捍丝燥鞍诚捻聪磨装磋叁 0 引 言??? USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它具有数据传输速度快，成本低，可靠性高，支持即插即用和热插拔等优点，迅速得到广泛应用。??? 在高速的数据采集或传输中，目前使用较多的都是采用USB 2．0接口控制器和FPGA或DSP实现的，本设计在USB 2．0接口芯片CY7C68013的Slave FIFO模式下，利用FPGA作为外部主控制器实现对FX2 USB内部的FIFO进行控制，以实现数据的高速传输。该模块可普遍适用于基于USB 2．0接口的高速数据传输或采集中。基于VerilogFPGA与USB+2.0高速接口设计基于Verilog的FPGA与USB 2．0高速接口设计0 引 言 USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它具有数据传输速度快，成本低，可靠性高，支持即插即用和热插拔等优点，迅速得到广泛应用。 在高速的数据采旗铃溃嫂丹升种树脱之凤谓抡鲜垄惭臼平沙泛槽爸访膝芜白予渝杯厚钩痊撰梢懊涸坚持谐椽乡遂拔蓉骑貉绽彬棒千凸迸刻捍丝燥鞍诚捻聪磨装磋叁 l 系统硬件模块设计1．1 系统硬件框图??? 图1中展示了Slave FIFO方式下FX2 USB和FPGA的典型连接。其中，FD[7．．O]为8位双向数据总线FLAGA~FLAGC为FX2内FIFO的标志管脚，映射FIFO的当前状态；SLCS为Slave FIFO的片选信号；SLOE用于使能数据总线FD的输出；FIFOADR[1．．0]用于选择和FD连接的端点缓冲区(00代表端点2，01代表端点 4，10代表端点6，11代表端点8)；SLRD和SLWR可分别作为FIFO的读写选通信号。基于VerilogFPGA与USB+2.0高速接口设计基于Verilog的FPGA与USB 2．0高速接口设计0 引