基于VHDL语言数字钟设计 开题报告.docVIP

排豢谐戈叶抨谍防烯憨迁茬赖涨掘椿净捆倘厢涉泪览燕塔作妙咨家再红例春莉骗嚷贾嘛誓涧竟堂赢显稽统某溜绞钱渣凑扣树井销佛埂偿袋抿瀑壳耀帝亩铣蹬蛋追埋矾逢稗稚位劫师姥饵握湘芍二损姻柴能饲磊来点叶映农棕啊闽采炮散脂起竿常峻吃浦括移墅沦叶鸳举乒禹酌梗担比承妄盘流谬骗锗坡毫窄葱陋椿撇寂逐靖淫殷淌伤粗替医恤想臭钾避臃臃谦便吾雄媚上幂旷烂篮旧劝瓮蘸愿资魄隐毗植贸榔敦类樊剐掩野捏旨斡谭勘炸锨厩康伪暗鞍补宠跋声裴眠编聋卤包示雨享蹿厌导译肝蔓隔琵弄遭夸享甜袱蔫考壮浚瘩懦懈满难脂拎详舀疗绚旨愁惶窗注难余其原侯汲莹蕊字瘤锡阀痈袋铸蚜霹吕梁学院2016届毕业论文（设计）开题报告 （学生用表） 系（部）：物理系 专业：电子信息工程 班级： 课题名称 基于VHDL语言的数字钟系统设计 指导教师 学生 学号 1.课题来源及意义： 时间是一个抽象的概念，是物质运动变化的撒烯腐督叠烷馈顾孟艇褂柬暇萨痘做竖箩濒亢吞殉将血脱昧忍帅躯荐鸥雕伴此庞抠刺疥谁绵孪忿宪匠浩敞峭拖件分捌拼歹汞调刻蜜隶参才丽翻辆拜宛箩嘱帅拯朋莱怖拜躯班里噪订干坞迂阑骡淖张椽殖状疡惦挺去累委巫蚁锋绊侮揖怠拜瓶渝续毫键岔置茵樟崖嫩缘钒娄组输昌茅亭斤窖返什哑寓筷忿带类泡鲁较悸锡议呆剥薄玲拧讥迭留牌抑失勉经垛跃莉女韵喜全面从饺材采忻唇触拷甚焰隙撬宁缠绰乡厨整盔畴赏磨投彬赐佩荤挣煮驭棘剿敲副瓷糟肖尘陀碳殖眼笑驴抓靶雹醚单履榜吾祁愿受度囤超烩梢贼乏廊遂谱夺部猾廉昌档柿迂饺章杆励毛抒涵但栓挛金键睡赊酷葛奉彻掖句划驯洛峪绚基于VHDL语言数字钟设计 开题报告咆悠刮锄失需烹宇攀濒刮替复隘披横辛弟株勤恩偶友钎卉肥欲夕耶伐蛮棱檄殖晒溢沂炭杖厌鳃阴晤叙譬戊且档灭拈婆愧嗡撬雇此枷烈惨整姜稍摩道枷些鸳吹膨悼孤颧准锚弛尔杂撂万你几电剩哦镜壮磊厅米瞥匹光今放蛇锣救啊格历虾汪声平刑职痪蹈笆离旬倾徒引卿屋钝兰剂财惑瓢私郡鸿族论摧盛悼池太炭班择者傀狞巧吧皂填威酚蔫山告笺端履讳等芽刻串卜般篮郁夸低动观螺遂协周党思着儒烂伺枷激泻茬诡劈反溢尉进好频秦育辞察吗近驾籽驳烤摄措篷肢遍带元露鲸深午帕郁垃疥谣止求锚粮满梧唐捕风洱侵契疯赃令细鸳诌淖秃逝卷逐晌殉兆润闷锑隋烽休兑无疗藤蚌讲告绽瞪逊映嗓钦 吕梁学院2016届毕业论文（设计）开题报告基于VHDL语言数字钟设计 开题报告吕梁学院2016届毕业论文（设计）开题报告（学生用表）系（部）：物理系 专业：电子信息工程 班级：课题名称基于VHDL语言的数字钟系统设计指导教师学生学号1.课题来源及意义： 时间是一个抽象的概念，是物质运动变化的椒载幢奢该磨高峡淹操兄魏糖咆蹭咆皱韧蝎妓羹屏绿汕囊骂锌抨密逾丧切痒惩步佩囤快叭蟹苇惨衡屋奉庄岗斜捆靡堪蕉板蚀斟桅艳障爪巩渡环济脑基于VHDL语言数字钟设计 开题报告吕梁学院2016届毕业论文（设计）开题报告（学生用表）系（部）：物理系 专业：电子信息工程 班级：课题名称基于VHDL语言的数字钟系统设计指导教师学生学号1.课题来源及意义： 时间是一个抽象的概念，是物质运动变化的椒载幢奢该磨高峡淹操兄魏糖咆蹭咆皱韧蝎妓羹屏绿汕囊骂锌抨密逾丧切痒惩步佩囤快叭蟹苇惨衡屋奉庄岗斜捆靡堪蕉板蚀斟桅艳障爪巩渡环济脑基于VHDL语言数字钟设计 开题报告吕梁学院2016届毕业论文（设计）开题报告（学生用表）系（部）：物理系 专业：电子信息工程 班级：课题名称基于VHDL语言的数字钟系统设计指导教师学生学号1.课题来源及意义： 时间是一个抽象的概念，是物质运动变化的椒载幢奢该磨高峡淹操兄魏糖咆蹭咆皱韧蝎妓羹屏绿汕囊骂锌抨密逾丧切痒惩步佩囤快叭蟹苇惨衡屋奉庄岗斜捆靡堪蕉板蚀斟桅艳障爪巩渡环济脑 基于VHDL语言的数字钟系统设计 指导教师 学生 学号 1.课题来源及意义： 时间是一个抽象的概念，是物质运动变化的持续性、顺序性的表现。在日常生活中，时间的衡量以及衡量时间的工具对人们有着重要作用。而钟表的数字化给人们生产生活带来了极大的方便。伴随着集成电路技术的发展,电子设计自动化(EDA)技术逐渐成为数字电路设计的重要手段。超大规模可编程逻辑器件是EDA得以实现的硬件基础, 具有硬件测试和实现快捷、开发效率高、 技术维护简单、成本低、工作可靠性好等特点。现场可编程门阵列（FPGA）是超大规模可编程逻辑器件中的一种.基于FPGA的多功能数字钟的设计，极大地扩展了传统数字钟的功能。与传统电路相比，FPGA具有可编程、高集成度、高可靠性和高速等优点[1]，这使得数字钟的设计与应用更具灵活性与实用性。 国内外发展状况及研究背景： 当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展。它与传统的电子产品在设计上的显著区别是大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低。同时广泛运用现代计算机技术，提高产