逻辑门电路和组合逻辑器件.ppt

1. 编码器 若干典型的组合逻辑集成电路 将含有特定意义的信息用二进制代码表示的过程称为编码。实现编码功能的电路称为编码器。 编码器的分类：普通编码器和优先编码器。 I 0 I 1 Y n - 1 Y 0 Y 1 1 n 2 - I 二进制 编码器 2 n 个 输入 n 位二进 制码输出 (1) 4线─2线普通二进制编码器 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 Y0 Y1 I3 I2 I1 I0 0 0 0 1 1 0 1 1 4 输入 二进制码输出 (2) 4线─2线优先二进制编码器 输入I0~I3中可能有一个或几个取值为1(高电平有效)，只对优先级别高的输入编码，并有一组对应二进制码输出。 1 X X X 0 1 X X 0 0 1 X 0 0 0 1 Y0 Y1 I3 I2 I1 I0 0 0 0 1 1 0 1 1 例：输入优先级别高到低依次为I3 、 I2 、 I1 、 I0。 输入I0为1时输出为00，但I0~I3都为0时输出也为00。不能区分。 设优先编码状态标志 2. 集成电路编码器 例：4000系列CMOS集成8线-3线优先编码器CD4532 电路图 8线输入I0~ I7 (高电平有效)；输入使能端EI 。 3线编码输出Y0~Y3；状态指示GS；输出使能端 (扩展端)EO。 优先级：I7(高) →I0(低)。 EI =1,编码器工作 EI =0,编码器禁止 EI=1, I0~ I7 全为0时, EO =1。 EI=1, I0~ I7 有为1时, GS =1。 CD4532的逻辑符号和引脚图 译码：是编码的逆过程，将二进制码翻译成代表某一特定含义的信号(即电路的某种状态)。 译码器：具有译码功能的逻辑电路。 二进制译码器 二—十进制译码器 显示译码器 常见的 2. 译码器 2n个 输出 n 位二进 制码输入 74HC139集成译码器 L H H H H H L H L H H L H L H H L H H L L H H H L L L L H H H H × × H Y3 Y2 Y1 Y0 A0 A1 E 输出 输 入 功能表 74HC138(74LS138)集成译码器 引脚图 逻辑符号 逻辑图 例： 译码器的扩展 用74X139和74X138构成5线-32线译码器 输入5线 输出32(25)线 (2) 集成二–十进制译码器 － 74HC42 功能：将8421BCD码译成为10个状态输出。 功能表 L H H H H H H H H H H L L H 9 H L H H H H H H H H L L L H 8 H H L H H H H H H H H H H L 7 H H H L H H H H H H L H H L 6 H H H H L H H H H H H L H L 5 H H H H H L H H H H L L H L 4 H H H H H H L H H H H H L L 3 H H H H H H H L H H L H L L 2 H H H H H H H H L H H L L L 1 H H H H H H H H H L L L L L 0 Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A0 A1 A2 A3 输 出 BCD输入 十进 制数 H H H H H H H H H H H H H H 15 H H H H H H H H H H L H H H 14 H H H H H H H H H H H L H H 13 H H H H H H H H H H L L H H 12 H H H H H H H H H H H H L H 11 H H H H H H H H H H L H L H 10 * 1. 逻辑门电路和组合逻辑器件 华侨大学电工电子教学部 qwLin 单片机原理及应用 电工电子教学部 电子设计竞赛培训 要解决的问题： （3）逻辑门输出端能否直接相连？ （4）逻辑门输出能带几个逻辑门电路？ （5）逻辑门输出‘0’、‘1’为几伏？输入‘0’、‘1’为几伏？ （6）逻辑门的电源电压是几伏？ （2）逻辑门输入端能否悬空？ 逻辑门电路和组合逻辑器件 （1）逻辑门有什么作用？ １．与门 常用逻辑门 ２. 或门 3. 非门 4. 与非门 5. 或