实验二 MSI译码器及其应用.ppt

  1. 1、本文档共17页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实验二 MSI译码器及其应用

实验二 MSI译码器及其应用 二、实验仪器及器材 仪器: SAC-DS4数字逻辑实验箱 双踪示波器 函数发生器 器材: 74LS138 三八译码器(P308) 2个 74LS20 二四输入与非门(P306) 1个 三、实验任务 1、译码器逻辑功能测试; 2、用3-8译码器构成时钟分配器(P100); 3、利用3-8译码器和与非门74LS20构成1位二 进制全加器或全减器; 4、用两片74LS138组成4-16线译码器(选做)。 五、实验报告要求 1、画出实验电路,把观察波形画在坐标纸上,并标上对应的地址码和输入输出端。 2、按实验要求列表记录实验数据和真值 表,对实验结果进行分析。 3、对实验中发现的问题进行讨论。 六、实验预习要求 MSI数选器及其应用P51 实验前的提示 实验结果为功能异常时,要学会自己找原因: 1、确认每根要使用的线都没断; 2、本次实验的每个芯片都要单独验证功能是否正常; 3、检查系统连接是否完全是按照了要求的原理图 校正好示波器的2个输入通道信号的显示(标准信号) 为了便于观察输出信号是否与输入信号同相,应将输入信号(函数发生器信号)接示波器的一个引入端,同时引入3-8译码器的s1或s2端,输出信号( 3-8译码器Q0端)接示波器的另一个引入端。 10kHz信号输入端不能再接到开关输入端 1、译码器逻辑功能测试 2、用3-8译码器构成时钟分配器(P100) 输入时钟脉冲信号为10KHZ 要求: 信号同相输出 信号反相输出 用示波器观察输入输出波形。 3、利用3-8译码器和与非门74LS20构成1位二进制全加器或全减器 全加器的电路图如下,测试结果并记录,写出逻辑表达式。 全减器的逻辑表达式(P38),画出电路连线图,测试结果并记录。 4、 用两片74LS138组成4-16线译码器 (选做)? * * 一、实验目的 1、熟悉和掌握中规模集成电路译码器的 工作原理及逻辑功能。 2、学习译码器的灵活应用 译码输入,二进制编码0-7依次对应8个输出 3—8译码器74LS138 八个输出端,低电平有效。 译码状态下,相应输出端为0 禁止译码状态下,输出均为1 ~ S1、 使能输入, 与逻辑。 EN = 1( EN=0 ,禁止译码,输出均为1 ) ,译码 A0 ~A2 使能端的两个作用: (1)消除译码器输出尖峰干扰 EN端的正电平的出现在A0-A2稳定之后 EN端正电平的撤除在A0-A2再次改变之前 (2)逻辑功能扩展 避免A0-A2在变化过程中引起输出端产生瞬时负脉冲 返回 返回 返回 附:试用 CT74LS138和与非门构成一位全加器。 解:全加器的最小项表达式应为 Si = Ci+1 = 返回

文档评论(0)

xyz118 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档