串行RapidIO_高性能嵌入式互连技术.pdfVIP

数字数字IICC 特刊特刊 串行RapidIO :高性能嵌入式互连技术 德州仪器 冯华亮 本文将对比RapidIO和传统互连技术，介绍RapidIO协议架 传输的RapidIO标准。SRIO 1.x标准 构、包格式、互连拓扑结构、串行RapidIO物理层规范及其在无 线基础设施方面的应用。 支持的信号速率为1.25GHz、2.5GHz、 3.125GHz；正在制定的RapidIO 2.0标 串行RapidIO（SRIO）针对高性能 宽、成本、灵活性及可靠性的要求越来 准将支持5GHz和6.25GHz. 嵌入式系统芯片间和板间互连而设计， 越高，传统的互连方式，如处理器总线、 目前，几乎所有的嵌入式系统芯片 是未来十几年中嵌入式系统互连的最佳 PCI总线和以太网，都难以满足新的需 及设备供应商都加入了RapidIO行业协 选择之一。 求。 会。以德州仪器(TI)为例，TI 2001年加 表1总结比较了的三种带宽能达到 入该组织，2003年成为领导委员会成 与传统嵌入互连方式的比较 10Gb/s的互连技术：以太网、PCI员。2005年底，TI推出第一个集成SRIO 图1展示了RapidIO互连在嵌入式 Express和串行RapidIO。可以看出串 的DSP，后来又陆续推出共5款支持 系统中的应用。随着高性能嵌入式系统 行RapidIO最适合高性能嵌入式系统应 SRIO的DSP，这使得RapidIO的应用 的不断发展，芯片间及板间互连对带 用。 全面启动。 串行RapidIO协议 RapidIO协议结构及包格式 RapidIO行业协会成立于2000年，其 为了满足灵活性和可扩展性的要 宗旨是为嵌入式系统开发可靠的、高性 求，RapidIO协议分为三层：逻辑层、传 能、基于包交换的互连技术。串行 输层和物理层，如图2所示。逻辑层定 RapidIO是物理层采用串行差分模拟信号 义了操作协议；传输层定义了包交换、 图1 RapidIO在嵌入式系统中的应用 表1 10G级互连技术比较 软件实现TCP/IP4x PCI Express4x SRIO备注 协议栈的以太网 软件开销 高 中 低 SRIO协议栈简单，一般都由硬件实现，软件开销很小 硬件纠错重传 不支持 支持 支持 传输模式 消息 DMA DMA和消息 拓扑结构 任意 PCI树 任意 SRIO支持直接点对点或通过交换器件实现的各种拓扑结构 直接点对点对等互连 支持 不支持 支持 SRIO互连双方可对等的发起传输 传输距离 长 中 中 SRIO针对嵌入式设备内部互连，传输距离一般小于1m 数据包最大有效载荷长度 1500字节 4096字节 256字节 嵌入式通信系统对实时性要求高，SRIO小包传输可减少传输 时延