实验五 高增益共源共栅放大器.docVIP

华侨大学电子工程系 集成电路设计与分析实验B （模拟集成电路分析与设计课程实验） 实验（五） 高增益共源共栅放大器设计 华侨大学厦门专用集成电路系统重点实验室 -2012- 集成电路设计与分析实验B（五） 一、实验目的 1.熟练掌握使用Cadence Virtuoso ADE5.1.41软件进行原理图的编辑 2.使用器件设计参数表格的数据进行电路设计 3.掌握高增益共源放大器的设计方法 二、实验软件： Cadence IC Virtuoso ADE 5.1.41 三、实验要求： 实验前请做好预习工作，实验后请做好练习，较熟练地使用Virtuoso软件对原理图进行编辑并熟练掌握常用的几种低频模拟电路的分析方法。 集成电路分析与设计实验B（五） 教学任务 高增益共源共栅放大器设计 学时 2 教学目标 专业能力： 1.熟练掌握原理图编辑软件的使用 2.使用设计参数进行电路设计 3.熟练掌握高增益共源放大器的设计方法 教学内容 1. Cadence ADE5.1.41进行共源放大器设计 2. Cadence ADE5.1.41进行电路性能分析 重点 高增益共源放大器设计 难点 高增益共源放大器设计 第一部分 高增益共源共栅放大器设计 设计示例指标： VDD=5V， I=100uA ，Av60dB（增益大于1000倍），输出摆幅2.5V 独立完成实验指标： VDD=5V， I=100uA， Av74dB(5000倍), 输出摆幅2.5V （注：实验验收以独立完成的实验指标为准，否则视为没完成） 5.1 高增益共源放大器设计 参数估算 1.根据输出摆幅的要求，分配NMOS和PMOS的过驱动电压，电路如图1所示， 2.估算静态工作电压： 共源放大器的输入电压 比如 NMOS偏置电压 输出节点的静态工作点 比如： 输出节点的静态工作点 3.验证增益是否满足设计要求： 查Lambda对照表可知，此时NMOS的 如果不满足指标要求，返回第1步重新确定过驱动电压或第2步确定静态工作点！ 例如： （MN1管很难确定VDS电压，一般略大于过驱动电压，处于弱饱和区，当VDS=0.3且Vsat=0.3，Lambda=0.6；当VDS=0.6且Vsat=0.3，Lambda=0.06） （MP2管很难确定VDS电压，一般略大于过驱动电压，处于弱饱和区，当VDS=0.6且Vsat=0.4，Lambda=0.15） 满足设计指标！继续第4步 4.估算器件宽长比，查表可知： 例如 5.2仿真验证： 5.2.1 静态工作点 仿真结果如图5.2所示，仿真结果显示 图5.2（1） 该图为估算参数第一次仿真的结果。 发现此时的静态工作点离我们估算的结果偏差比较大。可以改变MP2（M3）的宽长比将输出点的静态工作点调整到估算的值附近，此时调整不需要考虑MOS的电流大小。 仿真结果如图3.2（2）发现此时的静态电流和估算的有一定差别，可以按比例缩放所有MOS宽长比。 如图3.2（3）所示 图5.2（2）调整MP2宽长比使工作点处于合适值 图5.2（3）等比例缩放所有MOS管 此时仿真结果仍然不太理想，可以微调MP1(M2)的宽长比使输出静态工作点满足要求。 图3.2（4）微调MP1(M2)的宽长比使输出满足静态工作点。 2．输出电阻估算 电路的静态工作点和设计的差不多，输出阻抗和估算的结果应该比较接近 3.输出摆幅 由于不确定输入电压增加时M0与M1，M2与M3哪个先进入线性区，所以把所有管子的Vsat-Vds曲线都打出来： 从结果中看出，随着Vin增加，M1管先进入线性区，所以摆幅下限0.643V 从结果中看出，随着Vin增加，M3管先进入线性区，所以摆幅上限3.9V 摆幅范围为0.643-3.9V，摆幅3.257V（比设计值3.5V略小，比指标2.5V大） 3.跨导 4.小信号增益 由于增益较大，所以习惯使用dB来表示： 操作如下： 调出计算器（Tools-Calculator），然后在计算器中选择vf,然后在原理图中选择需要查看波形的点（输出点。） 选择完成后，在计算器中找到dB20 最后在OUTPUT中选择Setup，Get Expression 点击运行后自动输出用dB表示的增益。 实验要求： 1.实验预习要求完成5.1部分的电路估算设计。 2.课堂实验要求完成5.2部分，并检查 3.实验报告电子版提交，包含5.1部分、5.2部分。提交时以附件形式请发至以下邮箱：（实验登记以本邮箱为准，发至其他邮箱不予登记） hw163.com 4.邮件题目请以下列格式：姓名-个人学号-实验编号（即第几次）。 5.实验报告电子版请用Word完成，仅支持Word2003版本.doc格