- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第四章组合逻辑电路[ 001 ]
第四章 组合逻辑电路;熟练掌握组合逻辑电路的分析方法和设计方法;
掌握编码器、译码器、数据选择器、数值比较器的逻辑功能及其应用;
掌握加法器的功能及其应用;
学会阅读MSI器件的功能表,并能根据设计要求完成电路的正确连接;
正确理解可编程逻辑器件。;4.1 组合逻辑电路的分析;例:分析如图所示逻辑电路的功能。 ;例:分析以下逻辑电路的功能。;例:分析以下逻辑电路的功能;4.2 组合逻辑电路的设计;例:某车间有3台设备,如有1台出现故障时黄灯亮,两台出现故障时红灯亮,三台都出现故障时红黄灯都亮,设计一个显示车间设备故障情况的电路,并用与非门加以实现。;画逻辑电路图;用其他门实现;例:设计一个裁决电路,1名主裁,3名副裁,主裁通过记2票,副裁通过记1票,设计一个少数服从多数的裁决电路,用与非门实现。 ;1. 设计一个电话机报警信号控制电路。电路有I0(火警)、I1(盗警)和I2(日常业务)三种输入信号,通过排队电路分别从L0、L1、L2输出,在同一时间只能有一个信号通过。如果同时有两个以上信号出现时,应首先接通火警信号,其次为盗警信号,最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路74LS00(每片含4个2输入端与非门)实现。;4.3 组合逻辑电路中的竞争冒险;竞争;若输入变量A=B=l,则有 ;4.3.2 竞争冒险的消除方法;4.4 若干典型的组合逻辑集成电路;4.4.1 编码器;一般而言,N个不同的信号,至少需要n位二进制数编码。N 和 n 之间满足关系: 2n≥N。;2. 编码器的工作原理; 逻辑电路图 ;(2)优先编码器 ; 逻辑表达式;左边十个按键代表输入的十个十进制数符号0~9,输入低有效,即某一按键按下,对应的输入为0。输出(A,B,C,D)对应的4位8421码。;输 入;3. 集成电路编码器;真值表;(2)CD4532的应用;(2)CD4532的应用;(2)CD4532的应用;4.4.2 译码器/数据分配器;译码器的功能:将每个输入的二进制代码译成对应的高、低电平信号。;2. 2线-4线译码器逻辑分析; 说明:① 有n个输入端,2n个输出端和一个使能输入端。
② 在使能端为有效电平时,对应每一组输入代码,只有其中一个输出端为有效电???,其余输出为无效电平。 ; 74 X 139-双2线-4线译码器(X:HC-COMS;LS-TTL); 74HC138(74LS138)集成译码器;逻辑真值表; 集成电路译码器的应用;2) 实现组合逻辑电路;练习;3) 构成数据分配器;利用3线-8线译码器实现的数据分配器。;74HC138作数据分配器的真值表:(E1=0,E3=1,E2=D);(2)二—十进制译码器74HC42;(3)七段显示译码器;集成CMOS七段显示译码器74HC4511;功 能 表(续);应用举例;4.4.3 数据选择器;常用的数据选择器有4选1、8选1、16选1等多种类型。下面以4选1为例介绍数据选择器的基本功能、工作原理及设计方法。 ;3)真值表 ;2.集成电路数据选择器 ;真值表;(2)数据选择器的应用;字的扩展;2)逻辑函数产生器; ;例:用74HC151产生;3)实现并行数据到串行数据的转换 ;4.4.4 数值比较器 ;真值表 ;(3)两位数值比较器(比较A:A1A0和B:B1B0) ;逻辑电路 ;2.集成数值比较器及其应用 ;(2)集成数值比较器的应用;2)数值比较器的位数扩展;② 并联扩展方式 ;4.4.5 算术运算电路 ;如果想用与非门组成半加器,则将上式用代数法变换成与非形式。;
;逻辑图;2. 多位数加法器;4.5 组合可编程逻辑器件
4.6 用Verilog HDL描述组合逻辑电路
文档评论(0)