长江大学级录井数电复习资料.pptVIP

题型介绍 一、填空题(1分×20空=20分） 二、选择题（2分×5题=10分） 三、简答题（5分×4题=20分） 四、分析题(组合12分+时序13分=25分） 五、设计题（组合10分+时序15分=25分） 方法一：代数化简法（教材P13） 基本公式，常用公式，三个规则 依赖于对公式的熟练 方法二：卡诺图化简法 卡诺圈的画法——2N个最小项 充分利用无关项 （2）化简函数 （3）化简 F3= BC F4= 1.分析所示电路，其中X为控制端，F为输出，分析此电路逻辑功能 解:（1）由图写出函数F的表达式并化简如下： （2）列真值表 （3）功能描述如下： X=0 完成判奇功能。 X=1 完成逻辑一致判断功能。 2. 设计一个带控制端的组合逻辑电路，控制端X=0时，实现F=A+B，控制端X=1时，实现 F=AB，请用74LS138 和必要的门电路实现。 解：解： (1) 真值表——见右表 (2) 卡诺图——自己画 (3) 写出函数式 (4) 画电路图 3. 使用七段集成显示译码器74LS48和数码管组成一个6位数字的译码显示电路，要求将003.470显示成3.47，各片74LS48的控制端应如何处理？（1）写出设计思路；（2）在下面的图上画出连线图。（注：不考虑小数点的显示） 解题思路： 本题的知识要点是RBO=RBI+A3+A2+A1+A0，即当RBI=0，同时A3~A0全为0时，显示译码器74LS48实现灭零，同时RBO也为0。因此，要实现非有效数字灭零，可将前级的RBO作为本级的RBI，本级的RBO作为下级的RBI，同时从整数和小数向小数点处连接，如此，非有效数将实现灭零，直到某一片74LS48输入不全为0，则下一级RBI≠0，不灭零。 分析过程示意图如下 1、试分析图如下电路是几进制计数器，画出各触发器输出端的波形图 ，设初始状态为0。 解：五进制计数器 2. 分析以下时序电路，要求：（1）写出电路的驱动方程、输出方程和状态方程，画出其状态表；（2）设电路的初始状态为1，画出在X和CP作用下的Q和Z端的波形图。 1、试用74161设计一个同步十进制计数器，要求采用两种不同的方法。 第一种方案：设从 Q 3 Q 2 Q 1 Q 0 ＝ 0000 状态开始计数，取 D 3 D 2 D 1 D 0 =0000 。 ①采用置数控制端获得 N 进制计数器一般都从 0 开始计数。写出 S N-1 的二进制代码为S N-1 ＝ S 10-1 ＝ S 9 ＝ 1001 ②写出反馈归零（置数）函数。 由于计数器从 0 开始计数，应写反馈归零函数 ③画图 第二种方案：利用后 10 个状态 0110 ～ 1111 ，取 D 3 D 2 D 1 D 0 ＝ 0110 ，反馈置数信号从进位输出端 CO 取得。取状态 S15=1111 ，此时正好 CO=1 ，经非门， 可取代与非门。 2.使用74LS161和74LS138及适当的逻辑门设计一个控制电路。要求红、绿、黄3种颜色的灯在时钟信号的作用下，状态转换顺序如下表所示。表中的1表示“亮”，0表示“灭”，要求电路能自启动。 解：（1） 首先写出红、黄、蓝、绿灯的逻辑函数表达式，然后利用还原律和摩根定理进行相应的变换： Z=X+Qn Qn+1=X·Qn 基于触发器的时序逻辑电路设计 设计是分析的逆过程，按照给出的具体逻辑问题，设计实现这一逻辑功能的逻辑电路。 采用触发器设计时序逻辑电路的一般步骤： ⑴画原始状态转换图或状态转换表 ⑵状态化简 ⑶确定触发器的数目、类型、状态分配（状态编码）根据2n≥M2n-1 ，确定触发器的数目 ⑷求出驱动方程和输出方程 ⑸按照驱动方程和输出方程画出逻辑图。 ⑹检查所设计的电路能否自启动 如果利用CR端清零如何实现？ 五、时序电路的分析与设计 * * 《数字电子技术》课程复习 文汉云 计算机科学院 2013年6月27日 一、逻辑函数化简 1. 用卡诺图法化简： 一、逻辑函数化简 一、逻辑函数化简 若要求此函数的反函数和对偶式，如何求？ F3= F4= F3答案 F4答案 返回 二、简答题 1、教材P113-114：加法器的VHDL语言描述 如果是三态门应该如何描述？ 请参考教材P76，【例3-2】 2、试画出维持阻塞（负边沿触发）D触发器在下图所示波形作用下的Q端波形。触发器初始状态为0。 解： 如果是JK触发器？参考教材P144-145【例5-3】 3、试用74LS138实现逻辑函数。 以教材P103【例4-5】为例。 如果是要求用74LS15