数字电路与逻辑设计A大纲.doc

《数字电路与逻辑设计A》教学大纲 一、课程基本情况 课程名称 Digital Circuit and Logic Design A 课程编号 XX课程类别 课程学时 及其分配 总学时 学时分配 实验 16 实习 0 上机 0 开课单位 适用专业 对应培养标准 先修课程 教材与 参考文献 二、课程性质与作用 《数字电路与逻辑设计》是电子信息、电气信息、通信、计算机、自动化和机电类等专业 本课程适用于电子工程学院、通信工程学院、控制工程学院、计算机学院各本科专业。课程培养标准主要包括： 通过理论教学，使学生掌握各种数制的相互转换；数字系统中常用的编码；逻辑代数的基本定理及运算规则；逻辑函数简化；中小规模组合逻辑电路、时序逻辑电路的分析与设计方法。了解常用数字逻辑器件、可编程逻辑器件、半导体存储器件及其应用。了解数字电路的HDL描述及常用EDA软件的数字系统仿真、设计等应用。 通过实践教学，使学生掌握传统数字逻辑电路的设计、组装、调试等方法。了解 VHDL硬件描述语言，了解现代数字系统的设计方法，了解工程设计的基本程序，使学生的理论和实践以及单元数字电路设计到数字系统设计的能力得到锻炼和提高；并能使用EDA开发软件进行数字小系统的设计，仿真和下载。 通过理论与实践课的学习，培养学生运用所学知识解决实际工程问题的能力；引导学生在学习本课程理论知识的同时，重视和加强实践训练，培养正确选用集成器件进行逻辑设计和解决实际问题的能力。较强的项目开发、设计和的能力；培养较强的创新；较强的团队精神和较强的沟通能力为将来工作良好的基础。概述数制和码制数制编码编码VHDL的基本结构、语法规范、主要语句。掌握基本门电路的VHDL描述。 2 讲授与自学结合 2、VHDL基本语句与应用实例描述 2 第5章 集成逻辑门组合逻辑电路分析组合逻辑电路设计组合电路的冒险基本触发器触发器触发器边沿触发器触发器逻辑功能的转换时序逻辑电路分析寄存器计数器序列信号发生器时序逻辑电路设计脉冲电路存储容量的扩展转换器 CPLD与FPGA的基本结构 了解基于PLD的设计开发流程，掌握基于QuartusII 原理图输入和文本输入方式的小型数字系统的设计仿真。 2 讲授与实验结合，开设基于Quartus II的流水灯设计仿真实验 2、CPLD/FPGA的软件应用（QuartusII） 1 第13章 数字系统设计基础 1、数字系统的设计方法、设计准则 及步骤 解数字系统的设计方法及状态机的VHDL设计。掌握基于QuartusII 原理图输入方式和文本输入方式的小型数字系统的设计仿真。 1 讲授与实验结合，开设基于VHDL语言的数字秒表设计实验 2、状态机的设计 2 五、实践教学内容与学时分配 本课程开出的实践项目详见下表： 项目序号 项目名称 内 容 提 要 项目学 时 项目性质 实践形式 项目类型 每组人数 其他说明 1 水箱水位监测显示电路设计 1) 验证74LS00、74LS147及74LS48的逻辑功能 2) 设计水箱水位监测显示电路 3) 在实验箱上连接出电路，列表记录电路测试结果4 实践与提高：在该水位监测显示电路中给出一个水箱入水口电磁阀门控制信号 4 必选 实验 综合 1 课内完成 2 交通灯控制电路设计 1) 验证8位移位寄存器74LS164的基本功能 2) 设计实现交通灯控制电路 3) 在实验箱上连接出电路，列表记录电路测试结果 4 必选 实验 综合 1 课内完成 3 基于Quartus II的流水灯设计仿真 1) 通过QuartusII建立一个新项目 2) 新建原理图设计文件，编译通过； 3) 对设计进行引脚锁定，编译通过； 4）将编译所生成的目标文件下载到PLD芯片中验证 4 必选 实验 综合 1 课内完成 4 基于VHDL语言的数字秒表设计 1) 通过QuartusII建立一个新项目 2) 新建VHDL设计文件，编写VHDL程序 3) 编译通过；对设计进行引脚锁定 4 将编译所生成的目标文件下载到PLD芯片中验证 4 必选 实验 综合 1 课内完成 六、学业考核 考核考核方式 百分比 平时考核 1、学习纪律和作业完成情况2、学习环节考察：包含课堂讨论、课堂演讲、资料调研、报告等。 10% 实践考核 3、实验结果与分析 20% 期末考核 闭卷考试，范围包括教学大纲中理论教学部分的课程内容。 70% 七、其他说明 实践环节考核标准见附件1，实验报告要求和格式见附2。 撰写人： 高胜东 院（部、中心）教学主管签字（盖章）： 2011 年3 月 附：每个实验成绩采用倒扣分制度。起评分100分，扣分点如下： 一、预习报告 1、预习报告内容不全扣