第2章1_CPU内部结构 王凌2011.pptVIP

一、中央处理单元CPU概述 二、CPU结构及总线 三、CPU寄存器 2812 单元结构图 CPU SARAM ROM EVA EVB SCI JTAG PIE SPI eCAN McBSP GPIO BGA LQFP PBK BGA RISC ALU ARAU DT-DMA MPY XT P ACC PAB DRAB DWAB PRDB DRDB DWDB AH AL XAR AR DP IFR IER DBGIER PH PL PC RPC SP ST0 ST1 T TL OVM SXM TC C Z N V OVC PM SUB ARP XF MAP OBJMODE AMODEIDLESTART FALLOW LOOP SPA VMAP IDLE ISR OTP PWL CSM COFF PLL CLKIN HALT STANDBY OSCCLK NMI INTM DBGIER TRET PIEACK XINTF XTIMCLK XBANK MP/MC DMA SOC EOS SEQ CONV MUX HSPCLK QEP PWM CAP GP ACTRA DBU SV ACTRx DBTCONx CMPRx COMCONx CAPCONx FBOT PIVR COMCON FCOMPOE SVENABLE DBTCON CMPRx EV SPICCR SPICLK SPICTL SPISTS SPIBRR PRI MASTER SLAVE TALK NRZ UART SLEEP TX RX WUT ABD CDC BAUD SCIRXEMU SCIRXBUF CPK IDE AME AAM TPL RTR DLC LAM MOTS MOTOB SCC MSGID * * 第2章 CPU内部结构与时钟系统 兼容性 在TMS320C2000系列中，CPU内核为： C20x/C24x／C240x：C2xLP： C27x/C28x：C27x、C28x 这些CPU的硬件结构有一定差别，指令集也不相同，但是，在C28x芯片中可以通过选择兼容特性模式，使C28xCPU与C27xCPU及C2xLPCPU具有最佳兼容性。 可通过状寄存器STl的位OBJMODE和位AMODE的组合，选定模式。 一、中央处理单元CPU 概述 第2章 CPU内部结构与时钟系统 C28x芯片具有3种操作模式： ▲ C28x模式：在该模式中，用户可以使用C28x的所有有效特性、寻址方式 和指令系统，因此，一般应使C28x芯片工作于该种模式。 ▲ C27x目标——兼容模式：在复位时，C28x的CPU处于C27x目标-兼 容模式。在该模式下，目标码与C27xCPU完全兼容，且它的 循环—计数也与C27xCPU兼容。 ▲ C2xLP源——兼容模式：该模式允许用户运行C2xLP的源代码，这 些源代码是用C28x代码生成工具编译生成的。 兼容性 一、中央处理单元CPU 概述 第2章 CPU内部结构与时钟系统 ▲ CPU ——产生数据和程序存储地址：编码和运行指令；执行算术、逻辑和 移位操作；控制寄存器阵列内的数据转移、数据存储和程序存储等。 ▲ 仿真逻辑 —— 监视和控制DSP芯片内不同部件的工作，并且测试设备 的操作情况。 ▲ 接口 ——产生存储器和外围设备的接口信号以及CPU的时钟和控制信号，显示CPU状态、仿真逻辑信号以及正在使用的中断情况。 内核组成： 组成及特性 一、中央处理单元CPU 概述 第2章 CPU内部结构与时钟系统 CPU主要特性： ▲ 保护流水线：CPU具有八级流水线，可以避免从同一地址进行读写而造成 的秩序混乱。 ▲ 独立寄存器空间：在CPU中含有一些被映像至数据空间的寄存器。这些 寄存器可以作为系统控制寄存器、数学寄存器和数据 指针。系统控制寄存器可由特殊的指令进行操作，而