cadence16.3学习心得.pdfVIP

CADENCE16.3 学习心得 1 原理图 1.1 图纸模版的设定 1.1.1 标题栏的新建 1. 新建一个LIBRARY,从已有设计SCH 的design cache 把tittle block 拷贝到新建的库中， 打开编辑 2. 需要插入公式LOGO 时可以在库的编辑环境下Place Picture,在指定位置插入LOGO， 将做好的库保存在指定无中文字符的路径下。要使用这个标题栏模版时，在如下图 所示的Library Name 栏指定库路径和库名，在Title Block 栏中选择新建的标题名称 1.1.2 图纸大小的设定 在Page Size 栏中设定图纸的默认大小，一般默认设置A3 纸张大小。 以上设置好后便可以新建工程文件，需要注意的是图纸模版的设定对当前的项目是无效 的，只对新建的项目有效 1.2 原理图页面建立 对于有一定规模的设计一般采用多页设计的原则，按照功能模块进行分页设计，在原理 图根目录下放置，系统框图（System:System Block Diagram ），原理图修改记录页 （Memo:Hardware Modify Record ）, 多页层次连接关系（System:System Symbol ）、电源 （POWER），其余原理图按照功能模块建立对应的文件夹，如时钟电路放在CLOCK 文件夹下， 多层原理图设计文件夹和文件需增加编号确定页面显示顺序，如下图所示： 1.3 元件添加和放置 点选PLACE PART 后，首先在Libraries 栏中选择对应元件的库，然后在Part List 栏中选择 对应的元件，添加到原理图页面中。 1.4 连线和端口的添加 点选PLACE WIRE 添加普通走线，点选PLACE BUS 增加总线走线，总线标注应注意单线 标注为 BD0 到 BD7，总线标注为BD[15:0]时，总线网络标号不能标注为BD[7:0]，否则会由 于总线宽度不匹配出现DRC 错误。对于没有连接的引脚应该Place No Connect 。 1.5 层次化电路图创建 如果电路按照功能模块设计，选择Place Hierachical Block 弹出如下对话框： Reference 栏中填入对应电路分级模块在页面中的名称，Implementation Type 中选择 Schematic View 与电路图连接，在Implementation name 中指定该电路层次模块所对应的内 层电路图名。 一般每一个子文件夹在根文件夹下必须有一个层次电路模块，模块中的端口对应电路中 的每一个PORT 口用于模块与模块之间的连接，在根文件夹下的模块与模块的连接可以通过 单线或单线网络标号方式连通起来。 1.6 元件重命名 元件重命名可在Annotate 菜单栏中实现，如下图所示： Incremental reference update 指在现有的基础上进行增加排序，Unconditional reference updte 指无条件进行排序，当元件全部命名完成后，还需要增加元件，增加元件的编号可采 用如下方式快速添加： 1. 取消勾选下图Auto Reference 中的两个选项，这样保证了后续加入的元件编号未进 行编号，比如复制电阻R11 后新产生的电阻位号为R? 2. 对整个设计进行重新命名，Action 栏里选择Incremental reference update，这样保证 了后续新增元件的命名是在前设计的所有位号后进行累加的，原有的元件命名保持 不变。 1.7 DRC 检查 选择Tools 菜单中的Design Rules Check,弹出如下所示对话框， 1. 电气规则检查 检查单节点网络即某一个网络只连接了一个网络端点 检查电路中无驱动的电路电源引脚，即只有端口输入无端口输出的网络 检查重复的网络名称 检查未连接的总线网络 检查未连接的引脚 2. 物理规则检查 一般全部选择； 3. ERC 矩阵 在DRC 时，检