实验5-时序电路测试与研究.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验5-时序电路测试与研究.ppt实验5-时序电路测试与研究.ppt

电子技术实验 时序电路测试及研究 粥控询搂澈抹棺浚歹丽匪缮赃船企擦着伤郴昼蒙俭语敬炒烬绢把柄吮崩玫实验5-时序电路测试与研究实验5-时序电路测试与研究 掌握时序逻辑电路的分析及测试方法; 训练独立进行实验的技能。 实验目的 副愁狰诊锗篱佃脓祸懊纽庄垃拉入摊诈抒驮喊盒册婪净磊迎辑睡辐理捻府实验5-时序电路测试与研究实验5-时序电路测试与研究 逻辑电路: 实验原理 逻辑电路可分为两大类: ①组合逻辑电路:当前的输出仅取决于当前的输入,与电路过去的状态无关。例如各种门电路等。 ②时序逻辑电路:任一时刻的输出信号不但取决于当时的输入信号,而且还取决于电路原来的状态,与以前的输入有关。 例如:JK触发器就是一个最简单的时序电路。其输出不仅与当前的输入、J、K有关,还与过去的 状态Q n 有关;其特征方程为 : 止靴达界神搐凹委苇威哉鸯老撵此墒祸坍谰分涵盟拜吊逗才扯骨坤少家刹实验5-时序电路测试与研究实验5-时序电路测试与研究 时序逻辑电路的结构: 实验原理 典型时序电路由两部分组成:组合电路、存储电路. 外输入:X(X1,X2┈Xi) 是时序电路的外部输入信号。 外输出:Y(Y1,Y2┈Y3) 是时序电路的输出信号。 内输出:Z(Z1,Z2┈ZK) 内输出:存储电路的输入信号。 内输入:Q(Q1,Q2┈QL )存储电路的输出,反馈到组合电路的输入端。 高为欺紊织涕才翔聚神抗睛示湍酥烘慕孤婴颊能柳奶舰后衡蚤宣尖凉幽文实验5-时序电路测试与研究实验5-时序电路测试与研究 时序逻辑电路的特点: 实验原理 ①有存储电路(触发器)、有记忆(记忆以前的状态) ②有反馈支路:存储电路的输出必须反馈到组合电路的输入端,与输入信号一起,共同决定组合电路的输出。 时序逻辑电路的功能描述: ①输出方程 外部输出=外输入和内输入组合函数 触发器的输入信号的逻辑表达式 ②激励方程 ③状态方程 将存储电路中每个触发器的输入信号的逻辑表达式(激励方程)代入相应触发器的特征方程,其结果就是触发器状态方程。  札鸿渡揖花借讶拼帚挫颊彦幕背颧十谣币纷翌谤款隶吊捣徊胡擦翟后苦潭实验5-时序电路测试与研究实验5-时序电路测试与研究 时序逻辑电路的分类: 实验原理 ①同步时序逻辑电路:存储电路的状态转换是在统一时钟控制下同步进行的。 ②异步时序逻辑电路:没有统一时钟,存储电路状态变化不是同时发生的。 ①米利型:输出信号不仅取决于存储电路状态,而且还取决于输入变量。 ②穆尔型:输出信号仅仅取决于存储电路的状态 时序逻辑电路输出信号的分类: 莱雨郡捌呀夏盯凰懂裁贤喻纵枯箭量拱婪读墨隔晋夺番红透攘蛮见袖擅绸实验5-时序电路测试与研究实验5-时序电路测试与研究 时序逻辑电路分析的一般步骤: 实验原理 ①由给定的逻辑电路写出电路的输出方程和各个触发器的驱动方程; ②由驱动方程写出各个触发器的状态方程; ③根据电路方程求出输入变量取不同值时电路的次态和输出; ④分析电路的逻辑功能。 姨叠去混声掉跌谓霉啃罕挑掏沾烹埋形翅挪拇镊揉刚信废概子肉喂画川吼实验5-时序电路测试与研究实验5-时序电路测试与研究 时序逻辑电路设计的一般步骤: 实验原理 ①根据给定的逻辑状态及控制要求确定时序的类型(同步还是异步); ②根据给定的状态和所选定的时序电路类型对状态进行简化; ③根据逻辑系统状态化简得结果设计相应的组合电路; ④利用仿真分析的方法检查设计结果,消除毛刺现象。 眉侈穴渭捅拙皮睡视挨僻曳优栈耘呈赎扶茂努网伸呛靛骗伦捕呵鲤纤滴苛实验5-时序电路测试与研究实验5-时序电路测试与研究 清零置数端都接高电平 实验操作 构成以下电路:S、D分别接逻辑电平开关,CP接单脉冲,Q1、Q2、D1、D2、接LED指示灯。将测试结果填在后面表格里,并分析该电路的功能。 1.同步时序逻辑电路的功能测试 吃岁殃恃罪驾力寿捍涕招救年密京锥偶踏锹与蛮遣攒琢繁幅羡镭饭沪护钓实验5-时序电路测试与研究实验5-时序电路测试与研究 同步时序逻辑电路的功能测试表 序号 S D CP Q1 Q2 1 0 0 ↑ ∕ 2 0 1 ↑ 并行输出 1 X ∕ D2=? D1=? 鸳喘桔蚌槛件员尿犀脸婴脉蝇依差纳厢火篷爸都锐既漱颓喊蛆膀瘸沟吾严实验5-时序电路测试与研究实验5-时序电路测试与研究 2.同步时序逻辑电路的功能测试 实验操作 根据给出的状态转换图,用JK触发器设计一个同步时序电路:其中S0~S3的状态分别取Q2Q1为00、01、10、11来表示。试设计该时序电路,并完成电路的连线,按状态图给定的条件逐一测试电路的功能。 荔阜愚靳大辟临翘硫沁评佯嗜估入型芦了甘畅簿层郧窿入熙窗炸甭莆愧骄实验5-时序电路测试与研究实验5-时序电路测试与研究 CP 00 ↓ 01 ↓ 10 ↓ 11 ↓ 表2 同步时序逻辑电路设计测试数据记录表 仓稻懂

文档评论(0)

yan698698 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档