pcie管脚约束（pcie管脚约束）.docVIP

下载本文档

442
0
约1.27万字
约 19页
2017-07-23 发布于河南
举报
版权申诉

pcie管脚约束（pcie管脚约束）.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

pcie管脚约束（pcie管脚约束）

pcie管脚约束（pcie管脚约束）方法一: # PCIe Lanes 0, 1 Inst EP / PCIe _ ep0 / PCIe _ BLK / SiO2 /.Pcie _ GT _ wrapper _ Gtd R / r [0] _ GT GTP _ loc = dual _ x0y4; # PCIe Lanes 2, 3 Inst EP / PCIe _ ep0 / PCIe _ BLK / SiO2 /.Pcie _ GT _ wrapper _ Gtd R / r [2] _ GT GTP _ loc = dual _ x0y3; # PCIe Lanes 4, 5 Inst EP / PCIe _ ep0 / PCIe _ BLK / SiO2 /.Pcie _ GT _ wrapper _ Gtd R / r [4] _ GT GTP _ loc = dual _ x0y2; # PCIe Lanes 6, 7 Inst EP / PCIe _ ep0 / PCIe _ BLK / SiO2 /.Pcie _ GT _ wrapper _ Gtd R / r [6] _ GT GTP _ loc = dual _ x0y1; 方法二: # PCIe Lane 0 Inst core / PCIe _ _ 0 2 _ PCIe _ GT _ I / I / I / gtxd GTX _ V6 _ [0] = GTP _ dual GTX Loc _ x0y4; Net PCI _ EXP _ RXN J4 loc = [0]; Net PCI _ EXP _ RXP J3 loc = [0]; PCI _ _ txn Net exp [0] loc = F2; Net PCI _ EXP _ TXP [0] loc = F1; # PCIe Lane 1 Inst core / PCIe _ _ 0 2 _ PCIe _ GT _ I / I / I / gtxd GTX _ V6 _ [1] GTP _ dual GTX loc = _ x0y4; Net PCI _ EXP _ RXN [1] loc = K6; Net PCI _ exp [1] _ RXP loc = K5; PCI _ _ txn Net exp [1] loc = H2. Net PCI _ EXP _ TXP [1] loc = H1; # PCIe Lane 2 Inst core / PCIe _ _ 0 2 _ PCIe _ GT _ I / I / I / gtxd GTX _ V6 _ [2] GTP _ dual GTX loc = _ x0y3; Net _ RXN PCI _ exp [2] loc = L4; Net PCI _ exp [2] _ RXP loc = L3; PCI _ _ txn Net exp [2] loc = K2. Net PCI _ EXP _ TXP [2] loc = K1; # PCIe Lane 3 Inst core / PCIe _ _ 0 2 _ PCIe _ GT _ I / I / I / gtxd GTX _ V6 _ [3] GTP _ dual GTX loc = _ x0y3; Net PCI _ EXP _ RXN loc = N4 [3]; Net PCI _ exp [3] _ RXP loc = N3; PCI _ _ txn Net exp [3] loc = m2; Net PCI _ EXP _ TXP [3] loc = M1; # PCIe Lane 4 Inst core / PCIe _ _ 0 2 _ PCIe _ GT _ I / I / I / gtxd GTX _ V6 _ [4] GTP _ dual GTX loc = _ x0y2; Net _ RXN PCI _ exp [4] loc = R4. Net PCI _ exp [4] _ RXP loc = R3; PCI _ _ txn Net exp [4] loc = P2; Net PCI _ EXP _ TXP [4] loc = P1; # PCIe Lane 5 Inst core / PCIe _ _ 0 2 _ PCIe _ GT _ I / I / I / gtxd GTX _ V6 _ [5] GTP _ dual GTX loc = _ x0y2; Net _ RXN PCI _ exp [5] loc = U4; Net PCI _ exp [5] _ RXP loc = U3; PCI _ _ txn Net exp [5] loc = T