晶圆级封装凸块介电层制程技术之改进 - kuasedutw.PDF

工程科技與教育學刊 第 10 卷 第 1 期 第72 ～82 頁 民國 102 年3 月 晶圓級封裝凸塊介電層製程技術之改進 1 2,3 2 2 2 蔡佳星 、張嘉苓 、洪明億 、陳勁宏 、何宗漢 * 1 日月光半導體製造股份有限公司 2 國立高雄應用科技大學化學工程與材料工程系 3 敏惠醫護管理專科學校 *通訊作者電子郵件：E-mail: thho@cc.kuas.edu.tw 摘 要 晶圓級封裝 （Wafer Level Packaging, WLP ）製程中的凸塊製程 （Bumping ）在重佈線路 （Redistribution ） 製程時，因電鍍銅的線路與重新塗佈聚合物介電層 （Polymer Dielectric layer ）間的黏著度不好，易造成聚 合物介電層與線路分層 （delamination ）的缺陷。此分層缺陷不僅造成產品在長期可靠度測試中失敗，然而 在可靠度溫度循環測試 （Thermal Cycling Test, TCT ）過程中，因材料間之熱膨脹係數的差異，導致裂縫 （Crack ）現象的產生於線路與重新塗佈高分子保護層之間，而影響產品功能及壽命。本研究針對電鍍銅的 表面粗糙度 （Surface Roughness ），使用電漿去殘膠機（Descum ）調整製程參數 Ar 蝕刻時間與 RF power 瓦數去增加電鍍銅的表面粗糙度來改善電鍍銅線路與重新塗佈聚合物介電層間的黏著度，並利用原子力顯 微鏡 （AFM ）去量測電鍍銅表面粗糙度，實驗結果得知Ar 蝕刻時間30 秒與RF power 350 瓦可獲得最大的 表面粗度 （Root-mean-square, R q ），另外藉由掃描式電子顯微鏡 （SEM ）在產品完成覆晶凸塊與ball mount 製程後確認有無發現有分層缺陷產生。 關鍵詞：晶圓級封裝 、覆晶凸塊 、介電層分層 、電漿處理 、表面粗糙度 1. 前 言 晶圓級封裝前段製程為晶圓凸塊（Wafer Bumping ），就凸塊製程而言，其主要包括球下金屬層（UBM ： Under Bump Metallurgy ）與錫凸塊 （Solder Bump ）兩部份；在UBM 的進階製程裡則引進線路重佈技術以 調整元件的I/O 位置，進而提升元件的結構穩定性。其產品就分為直接值凸塊 （Direct Bump ）、保護層重佈 （Re-passivation ）、線路重佈（Re-distribution ）三種結構。如圖 1.1 所示。以國內一線封裝廠產品為例，Direct Bump 細分為Printing bump; Plating bump ，Re-passivation 細分為Ball drop (for WLCSP); Printing bump ， Re-distribution 細分為 Sputtering (Al RDL); Plating (Cu RDL); aWLP (Fan in and out Cu RDL) 。[1] Journal of Engineering Technology and Education , ISSN 1813-3851 晶圓級封裝凸塊介電層製程技術之改進 73 圖1.1 凸塊產品型式結構圖[1] 凸塊製程在主要是在晶圓上進行介電層塗佈、焊點凸塊（Bump ）與球下金屬層製備三種程序，本段中， 將先介紹凸塊製程流程，其整個製程包含聚合物保護層區（Polymer Re-passivation ）、UBMRDL 濺鍍區 （UBMRDL Sput