数电实验报告 实验七 计数器逻辑功能测试及应用范文28.docxVIP

实验七计数器逻辑功能测试及应用一、实验目的1、熟悉中规模集成电路计数器74HC160的逻辑功能，使用方法及应用。2、掌握构成任意进制计数器的方法。二、实验设备及器件1、数字逻辑电路实验板2、74HC160同步加法二进制计数器 1片。3、74HC00二输入四与非门 1片。三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL 还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。1.74HC160芯片的性能和功能和74HC161相似在安装上也和74HC160相同的。在进行计数时主要利用的是ABCD在LD低电平时的置位功能。同时还利用了与非门对于LD端的低电平反馈作用。2．利用集成计数器芯片可方便地构成任意（ N）进制计数器方法：集成计数器74HC160其管脚排列如图:模6计数器通过一块74HC160和一块74HC00构成模6计数器，电路图如下1）反馈归零法：是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。把模数大的计数器改成模数小的计数器。其关键是清零信号的选择与芯片的清零方式有关，异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～ N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～ N-1。还要注意清零端的有效电平，以确定用与门还是与非门来引导。2）反馈置数法：是利用具有置数功能的计数器，截取从Nb到Na之间的N个有效状态构成N进制计数器。其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数直至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。异步置数方式以Na =Nb+N作为反馈识别码，其有效循环状态为Nb～ Na；同步置数方式以Na =Nb+N-1作为反馈识别码，其有效循环状态为Nb～ Na。还要注意置数端的有效电平，以确定用与门还是与非门来引导。四、实验内容1、测试74HC160的逻辑功能，用数码显示管显示。并记录结果于表7-2表7-2计数脉冲CP计数逻辑状态十进制Q3 Q2 Q1 Q000 0 0 0010 0 0 1120 0 1 0230 0 1 1340 1 0 0450 1 0 1560 1 1 0670 1 1 1781 0 0 0891 0 0 1910（1 0 1 0）0五、实验注意事项1、集成块功能端有效的状态。2、实现其他进制计数器的时候注意中断状态和反馈线的处理。六、实验过程介绍1．在老师的指导下，先选择所要的芯片，我们用的是74HC160和74HC00两种芯片。2．参照74HC160的管脚图和74HC161的功能表设计自己所要的电路连接图。我们做的是十进制的计数器，选择的置位端数据是0000，是个脉冲之后的二进制数应该是1010，但这只是一个过渡状态。我选择利用Q3和Q1端作为与非门的输入端，把在1010状态下的信号反馈给芯片，从而对芯片进行置位，使之转到0000状态，进行下一轮计数。3．按设计连接电路图，并接入电流验证设计的电路的正确性。实验结果电路显示如表7-2所示，证明电路设计是正确的。七、实验报告要求按要求完成上述内容，并总结计数器设计的方法及多级计数器级联有哪些规律？答：1.计数器级联时了，主要选用低一级芯片的进位端作为下一级芯片的P端。2．同时保持各级芯片的脉冲一致，置位端也保持同时置位。3．根据所要的计时器模数设计好置位状态和末状态反馈。