产品的电磁兼容性设计（连载）.docVIP

　　产品的电磁兼容性设计（连载）|第1 内容加载中... 1 印制电路板设计中的注意点 （1）当高速、中速和低速逻辑电路混用时，要在印制电路板上分配不同的布局区域。例如将高速电路布在靠近电路板的入口处，它可使高频电流的走线为最短，有助于降低电路板内部的串扰、公共阻抗耦合和辐射发射。 （2）对低电平模拟电路和数字逻辑电路要尽可能分离。 （3）电源线和地线要尽可能地宽，而且电源线和地线要尽可能地靠近，最好的办法是电源线布在印制电路板的一面，而地线布在另一面，上下重合，这会使电源的阻抗为最小。另外，整块印制板上的电源线和地线要呈“井”字形分布，以达到电路板中电流均衡的目的。 （4）要为模拟电路敷设专门的地线。500)this.style.ouseg(this) （5）为了减少平行走线时的串扰，必要时可增加印制线条间的距离，或在线条间有意识地安插一些地线（或电源线）作为隔离措施。 （6）印制电路板设计中要特别注意电流流过电路中的导线环路尺寸。因为这些环路就相当于是正在工作中的小天线，随时随地向空间辐射骚扰，或接收干扰。布线中尤其要注意时钟部分的布线，因为这是整个系统中工作频率最高的部分。 （7）如有可能，在控制线进入印制板后，在入口处加RC去耦电路，以便消除长线传输过程中可能出现的干扰因素。 （8）印制板上的线宽不要突变，导线不要突然拐角。 （9）在选用逻辑集成电路时，凡能不用高速电路的就不要用高速电路。 （10）在每个逻辑集成电路的电源和地之间都要加去耦电容，以免逻辑电路工作时在公共电源与地线上产生开关噪声。电容器要选择高频特性好的，如独石电容等，典型值为10nF～100nF。 （11）要注意长线传输过程中的波形畸变，必要时要采取阻抗匹配措施。方法有两种（以TTL电路为例）：500)this.style.ouseg(this) ①始端匹配：在IC电路输出端串联150Ω电阻后再带长线； ②终端匹配：在被驱动电路接一个由300Ω和390Ω构成的“分压”电路（“分压点”接长线与IC电路输入的公共端）。 （12）对于传输线达到5m或更长的情况，应采用专门的差动驱动方式。利用差动线路固有的抗共模干扰能力，提高设备的抗干扰能力。 （13）对于有操作按钮与电子线路配合的问题，常因按钮触点的颤动造成设备的误动作。处理方案之一：在整形电路后面设置一级单稳态电路，利用单稳态电路的延时作用躲过触点的颤动时间，保证线路可靠工作。方案之二：也是一个更为可靠的方案，采用R－S触发器作缓冲，它可以万无一失地避免按钮操作中所引起的误动作（见图3.1），而且可以有一互补的逻辑信号输出。 2 开关电源设计中的电磁兼容问题 随着微电子技术的迅速发展，设备的小型化和数字化成为技术发展的主流，导致人们对电源部分小型化的呼声日高，所以开关电源的出现和应用是顺理成章的事情。但开关电源固有的高频辐射及传导的电磁骚扰发射已成为人们所关注的热点。 2.1 开关电源对电网的传导骚扰与抑制 图3.2是开关电源的主要部分。 首先，整流电路的非线性给交流市电电网产生不利影响。其次，开关电源初级电路中的功率晶体管外壳与散热器之间存在的容性耦合会在电源输入端产生传导的共模噪声。该共模噪声的传播途径始于有高dv/dt的功率晶体管外壳，经过该晶体管外壳与散热器之间的寄生电容耦合（晶体管外壳通常不和散热器直接接触，而用绝缘薄膜垫起，故在晶体管外壳与散热器之间形成一寄生电容），再经过接电源外壳的散热器和安全接地线返回电网。 对经过整流的初级电路来说，直流电压为300V；而对MOS功率晶体管来说，开关波形的上升和下降时间达到100ns并不困难。因此，开关波形的电压变化率实际上要达到300V/100nS或3kV/1μS。另外，MOS功率晶体管与散热器之间的分布电容大约在50pF左右，故由电压变化引起的瞬变电流要达到 I=C(dv/dt)=50×10－12×(3000/10－6)=150mA500)this.style.ouseg(this) 抑制传导噪声的途径有： （1）在交流电源的输入回路加电源滤波器。滤波器对高频能量的传递呈现高阻抗，而对市电输入呈低阻抗。因此，滤波器不但封锁了共模噪声的传播途径，而且也衰减了输入回路中的差模噪声。 （2）如果要求机壳不通过上述瞬变电流时，可在晶体管外壳和散热器之间安装带有屏蔽层的绝缘垫片，并把屏蔽层接到开关电路低端，这样由dv/dt所引起的容性电流将进入开关电路，而不是机壳或安全地。 （3）晶体管的高速开通与关断时间虽使开关电源有更高的效率，但也带来了在高频辐射和传导发射方面的危害，为此需要对晶体管的电压波形进行“整修”，图3.3给出了几种常见的电路形式。在图3.3（a）中，电容的存在限制了晶体管截止瞬间的电压增长率。在图3.3（b）中，晶体管截止瞬间，在变压器初级线