第五章、同步时序逻辑电路.ppt

　　分析时间图可知，该电路实现了串行加法器的功能。其中x1为被加数，x2为加数，它们按照先低位后高位的顺序串行地输入。每位相加产生的进位由触发器保存下来参加下一位相加，输出Z从低位到高位串行地输出“和”数。　　 状态简化的任务是要在原始状态表中找出全部最大等效类(最大等效类集合)，并将每一个最大等效类用一个状态来表示，从而得到最小化状态表。 当所设计电路中触发器所能表示的状态数大于有效状态数时，需要对其实际工作状态进行讨论。 需要讨论：①当电路偶然进入无效状态时，如果能自动进入有效状态，称为有自恢复功能，否则称“挂起”。②电路处在无效状态时，是否会产生错误输出信号。一旦存在“挂起”或错误输出现象，必须对设计方案进行修改。 现 态 次态/输出Z x=0 x=1 A B C D A/0 A/0 A/0 A/0 B/0 C/0 D/1 D/1 状态化简 用观察法可得最大等效类为：(A), (B), (C,D) 令C＝(C,D),可得下列最简状态表 现 态 次态/输出Z x=0 x=1 A B C A/0 A/0 A/0 B/0 C/0 C/1 现 态 次态/输出Z x=0 x=1 A B C D A/0 A/0 A/0 A/0 B/0 C/0 D/1 D/1 状态分配： AB，BC，AC应相邻 AB，AC应相邻 AB应相邻 A应为逻辑0 A C B 0 1 0 1 y1 y2 现 态 次态/输出Z x=0 x=1 A B C A/0 A/0 A/0 B/0 C/0 C/1 现态 y2 y1 次态y2(n+1)y1(n+1)/输出Z x=0 x=1 0 0 0 1 1 1 00/0 00/0 00/0 01/0 11/0 11/1 现 态 次态/输出Z x=0 x=1 A B C A/0 A/0 A/0 B/0 C/0 C/1 A C B 0 1 0 1 y1 y2 现 态 y2 y1 次 态 y2(n+1y1(n+1) 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 输 入 x 激励函数 J2 K2 J1 K1 0 0 0 0 0 0 d d 0 1 1 1 1 1 d d 0 d 0 d 0 d d 1 d 1 d 1 d d d d 0 d 1 d 1 d d 0 d 0 d 0 d d d d 0 0 0 0 1 1 1 1 输 出 Z 0 0 0 d 0 0 1 d Q Q(n+1) J K 0 d 1 d d 1 d 0 0 0 0 1 1 0 1 1 确定激励函数和输出函数表达式： 选用J－K触发器 xy2 0 d d 0 00 01 0 1 y1 11 10 d 0 d 1 J2 xy2 d d 1 d 00 01 0 1 y1 11 10 d d 0 d K2 xy2 0 d d d 00 01 0 1 y1 11 10 d 1 d d J1 xy2 d d 1 1 00 01 0 1 y1 11 10 d d 0 0 K1 xy2 0 d 0 0 00 01 0 1 y1 11 10 d 0 1 0 Z J2=xy1, k2=x J1=x, k1=x Z=xy2 现态 y2 y1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 输入 x 激励函数 J2 K2 J1 K1 0 d 0 d 0 d d 1 d 1 d 1 d d d d 0 d 1 d 1 d d 0 d 0 d 0 d d d d 0 0 0 0 1 1 1 1 输 出 Z 0 0 0 d 0 0 1 d 画电路图 K1 C K2 C y2 CP x y1 z y2 y1 1 J1 J2 J2=xy1, k2=x J1=x, k1=x Z=xy2 例2：设计一个三位串行奇偶校验电路。当电路串行接 收了三位二进制数后，如果1的个数为偶数，则电路输 出为1；否则为0。当接收了三位二进制数后，电路返 回初始状态。 解： 作状态图和状态表 F B A C G 0/0 0/0 1/0 1/0 D E 0/0 1/0 0/1 1/0 0/0 1/1 0/0 1/1 0/1 1/0 现态 次态/输出 x=0 x=1 A B C D E F G B/0 D/0 F/0 A/1 A/0 A/0 A/1 C/0 E/0 G/0 A/0 A/1 A/1 A/0 状态化简 现态 次态/输出 x=0 x=1 A B C D E B/0 D/0 E/0 A/1 A/0 C/0 E/0 D/0 A/0 A/1 状态分配： DE应相邻 BC，DE应相邻 ABC应两两相邻 A应为逻辑0 现态