扩频E2无线中继器的设计.docVIP

　　扩频E2无线中继器的设计|第1 ... 摘 要： 数字复接技术和无线扩频技术是数据通信的两大重要技术，本文阐述了利用这两大技术实现扩频E2无线中继器的基本原理和设计方案，并介绍了一种提高数据传输速率的软扩频方法。 随着移动通信、个人通信技术的发展，无线通信技术成为发展的主流之一。无线通信产品具有广泛的应用领域和巨大的市场潜力。本世纪五十年代提出的扩频通信技术提高了无线通信的抗干扰性和保密性，已经成为物理层的主要通信手段。现阶段大部分无线扩频产品满足无线局域网IEEE802.11标准，利用ISM频段传输数据速率1Mbps／2Mbps的数据流。但是，为了提高传输效率增强无线通信的竞争力，无线通信必须向高速方向发展。如果按照常规的DSSS扩频方式提高速率必然大大增加带宽，在带宽有限的条件下，如何提高传输效率是许多无线开发商关注的问题。我们研制的扩频E2无线中继设备在这一领域进行了一定的尝试。 500)this.style.ouseg(this)１ 扩频E2无线中继器的总体方案 扩频E2无线中继器的总体框图如图1所示。 扩频E2无线中继器为全双工方式。作为主端其功能框图见图1(a)，来自程控交换机或路由器等有线设备的一次群或二次群数据流均为线路传输码（HDB3码），若输入信号是二次群（E2）信号，经过码型转换，将HDB3码解码为NRZ码；若输入是一次群信号，则需经过复接和解码两个环节才能输出码型为NRZ码的二次群信号。对该信号进行基带扩频，然后经过中频调制和上变频，馈至天线发送出去。从端是主端的逆过程，其功能框图见图1(b) 。系统中的基带部分、中频和射频部分均在控制器的控制下进行工作。 ２ 数字复／分接模块设计 2.1 数字复／分接原理 数字复接的目的在于扩大传输容量提高传输效率。在主端进行复接，在从端进行分接恢复出原来的各支路信号。根据输入信号的不同类型可以选用同步复接方式或异步复接方式，当输入端的各支路信号来自同一钟源，各支路上的数据流之间仅存在相位差而不存在频差则采用同步复接；反之，如果各路数据流来自不同的钟源，存在相差和频差则需采用异步复接方式。本系统考虑到各支路信号可能来自不同的钟源，但是各支路的标称速率一致，故采用异步复接方式中的准同步方式。所谓的准同步数字复接是指：在复接侧各支路先进行码速调整，使其成为同步信号再同步复接；在分接侧先同步分接，再恢复码速。这里所说的码速调整就是指人为地在各个待复接的支路信号码流中插入一些脉冲而使各支路信号的瞬时速率同步，在收端按照复接插入的规则扣除掉插入的脉冲，人们常用正码速调整方法。 准同步数字复接的帧结构如下：500)this.style.ouseg(this) 其中F11、F21……F13、F23是帧同步码，码型为F33、F43为告警位和备用位；C11～C41，C12～C42，C13～C43为四个支路的插入标志，“1”表示有插入，“0”表示无插入；V1～V4为插入脉冲，如不需插入时则传送信息码。 2.2 复／分接电路设计 早期的复接设备由分立元器件组成，完成一个二次群数字复／分接需要很庞大的电路支持，随着LSI技术发展，二次群设备大大简化。在国内，武汉邮科院研制出bps和8.448MPBS速率的时钟恢复电路； 500)this.style.ouseg(this) ·各支路和群路码型都可以单独选择； ·具有完善的告警功能。 利用Gbps、2Mbp、4Mbps数据流，比如：STEL2000、Z2000、SX043、HFA3824等芯片。HARRIS公司于1998年先后推出了HFA3860系列基带扩频处理芯片，它可以分别工作于1Mbps／2Mbps／5.5Mbps／11Mbps，通过分析最后确定采用HFA3860B作为本系统的基带处理器。 3.1 HFA3860B简介 HFA3860B是HARIS公司1998年11月继符合IEEE 802.11无限局域网标准的DSSS基带处理器芯片HFA3824之后推出的能够处理高速数据流的DSSS基带处理芯片。它不仅对HFA3824具有一定兼容性，而且可以在2.4GHz频段上按照802.11的带宽标准传输高速数据流，该芯片具有如下性能特点： ·扩频增益：≥10dB； ·可编程数据速率：１Mbps、２Mbps、5.5Mbps、11Mbps； ·单电源供电：2.7V～3.6V； ·扩频调制方式：DPSK、DQPSK、MBOD、CCK； ·支持全双工或半双工操作； 500)this.style.ouseg(this) ·片内集成有A/D转换器和RSSI电路； ·支持双天线转换。 3。2 QMBOK扩频调制方式 HFA3860B可以采用不同的扩频调制方式使其分别处理不