时序逻辑电路实验课件.pptVIP

下载本文档

10
0
约小于1千字
约 6页
2017-07-29 发布于贵州
举报
版权申诉

时序逻辑电路实验课件.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

时序逻辑电路实验课件

* 时序逻辑电路实验一、实验目的 1.熟悉集成计数器的功能和使用方法； 2.利用集成计数器设计任意进制计数器。二、实验原理（1）集成计数器74LS161 （2）利用74LS161构成任意进制计数器（a）反馈清零法例：用74LS161构成十二进制加法计数器。（b）反馈置数法（置数0001）三、基础性实验任务及要求（1）测试74LS161的逻辑功能按照74LS161的功能表，逐项测试清零、置数、保持和计数功能。（2）利用74LS161构成10进制加计数器 ①利用“反馈清零法”或“反馈置数法”，由74LS161和门电路构成10进制加计数器。然后在CP端接入2Hz脉冲信号，并将4位输出端信号Q3 ~ Q0送到译码显示电路，观察数码管显示数字的情况。 ② 在CP端接入1kHz脉冲信号，用示波器分别测量CP、QA波形；QA、QB 波形；QB、QC 波形；QC、QD 波形，并对应画下来，比较它们的时序关系。（3）利用两片74LS161构成60进制加计数器 *