【实验四】4位十进制频率计设计.ppt

EDA实验 【实验四】4位十进制频率计设计 实验目的 设计四位十进制频率计。 学习复杂数字系统的设计方法。 实验原理 根据频率的定义和频率测量的基本原理，测定信 号的频率必须有一个脉宽为1秒的对输入信号脉 冲计数允许的信号；1秒计数结束后，计数值锁 入锁存器的锁存信号和为下一测频计数周期作准 备的计数器清0信号。这清0个信号可以由一个 测频控制信号发生器产生，即图4-1中的 TESTCTL，它的设计要求是，TESTCTL的计数 使能信号CNT_EN能产生一个1秒脉宽的周期信 号，并对频率计的每一计数器CNT10的ENA使 实验原理 能端进行同步控制。当CNT_EN高电平时，允许 计数；低电平时停止计数，并保持其所计的脉冲 数。在停止计数期间，首先需要一个锁存信号 LOAD的上跳沿将计数器在前1秒钟的计数值锁 存进各锁存器REG4B中，并由外部的7段译码器 译出，显示计数值。设置锁存器的好处是，显示 的数据稳定，不会由于周期性的清零信号而不断 闪烁。 实验原理 锁存信号之后，必须有一清零信号RST_CNT对 计数器进行清零，为下1秒钟的计数操作作准备。 其工作时序波形如图4-2。 实验内容 程序4-1：测频控制器 。 程序4-2： 4位锁存器。 程序4-3：十进制计数器 。 对上述程序进行编辑、编译和时序仿真分析，并记录仿真波形。 例4-4：设计原理图并仿真和进行硬件下载测试。 实验内容 实验结果与数据记录 4位十进制频率计工作波形 实验要求 编译、综合和适配频率计顶层设计文件，并编 程下载到目标器件EPF10K10中。建议选实验电 路模式0，数码管4-1（PIO31-PIO16）显示测 频输出；待测频率输入FIN由clock0输入，频率 可选4Hz、256HZ . . .或更高；1HZ测频控制信 号F1HZ由clock2输入（用电路帽选选1Hz）。 思考题 认真分析图4-4-1给出的频率计原理，指出该 参考设计存在的缺陷，加以修改，完成正确的设 计。 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *