Gadence低功耗设计技术助力高功效IC实现.pdfVIP

路和电子产品设计中发挥着核心作 性设计(DFT)和自动测试矢量生成电源多电压(MSMV)规划。 用。Cadence通过为客户提供软件、(ATPG)、物理设计、形式实现、验证和 智原有一套现成的功率分析解 硬件、设计方法和服务，帮助其客户 功耗网格签收。用户既可以将该锦囊 决方案，目前已经成功发展到90纳 设计和验证用于消费电子产品、网 做为一个完整的流程来实施，也可选 米级别。但由于意识到了65纳米及 络和通讯设备以及计算机系统中的 择单独的模块使用。它使用了Si2的 以下级别低功耗签收带来的新技术 尖端半导体器件、印刷电路板和电 通用功耗格式(CPF)在整个流程中提挑战，智原对目前市面上所有商用 子系统。Candence公司的低功耗设计供单一的低功耗意图规范。 的功率分析和电压降解决方案进行 解决方案已为全球IC产业所瞩目。 11月12日Cadence宣布推出了 VirtuosoPassive 率分析被选为精确检验智原的复杂 Cadence公司2007年11月15日 Designer， Component 在北京举办了“低功耗技术与发展媒体 这是一种面向电感、变压器和传输 低功耗设计的惟一解决方案。此外， 培训会”，Cadence公司工程部副总裁线设计、分析与建模的完整流程。模 SoC RF设 EncounterTM 吕丰荣先生深入浅出地向与会记者介 拟与RF设计师通过Cadence 绍了Cadence的低功耗设计解决方案。计方法学锦囊并结合这一新技术便 所选的设计实现方案)的结合，带来 Cadence早在2007年5月就推可掌握无源元件的设计，迅速开发 了一个卓越的解决方案，能够在实现 出了业界首个低功耗设计方法学 出复杂的无线s0C和R兀C。Virtu-过程中优化电源开关和去耦合电容， LOw—PowerMethod-080Passive “锦囊”(Cadence Component 它被证明对智原有着极高的价值。 Designer从感 o]ogyKit)，使处于不同经验水平的应系数、Q值和频率等设计规范开 工程师，均可以最小的风险、成本和 始，帮助设计师为他们的特定应用和 解决方案已被多家IC设计与制造 开发时间来采用低功耗技术。作为 工艺技术自动生成最适宜的感应器 商所采用。G2 Cadence低功耗设计解决方案的补件，实现更高的性能和更小的面积。 充，Cadence低功耗设计方法学锦囊内置的精确3D全波解算器用于检验 了创新的无线移动跟踪设备。这种 提供了一套覆盖逻辑设计、功能验 生成的器件，不再需要专门的电感特 完整、集成、易用的流程，基于Si2 证和物理实现的端到端方法学。该 征化，并缩短了设计周期。 o 设计锦囊包括示例IP、脚本和库。 Cadence o功率分 VohageStorm 所有这些均经过了内置无线参考设 析技术是Cadence低功耗解决方案超低功耗的目标。 计的验证。 的一个关键构成，也是Encounter西为了在当前竞争激烈的市场上 该Cadence低功耗设计锦囊包IC设计平台不可或缺的一部分，它 获得成功，IC设计公司需要选择一 括一个通用无线应用设计，实现时 可以检验全芯片电压降和电源连线 家有着可靠技术与领先