verilog写的串口通信（Serial communication written in Verilog）.docVIP

下载本文档

6
0
约8.12千字
约 21页
2017-08-04 发布于河南
举报
版权申诉

verilog写的串口通信（Serial communication written in Verilog）.doc

1、本文档共21页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

verilog写的串口通信（Serial communication written in Verilog） Serial communication written in Verilog 2011-08-31 21:29 Serial communication written in Verilog Top-level file: /******************************** copyright statement ************************************** * * **------------------------------------------- file information ---------------------------------------------------------- * * document name: uart_test.v * * creator: * * creation date: 2008 * * version number: V3.0 * * function description: serial communication top module * * The relevant information -------------------------------------------------- **-------------------------------------- to modify the file * * amendment: * * modification date: * * version number: * * modify content: * * *******************************************************************************/ Module uart_test (... Clock / clock system RXD, //uart receive pin TXD //uart transmit pin ); Input clock; / / system clock (48MHz) Input RXD; //uart receive pin Output TXD; //uart send pin Reg [7:0] SendData; / / data buffer sends a byte Reg WR_R1, WR_R2, WR_R3; / / write a signal sent from the control Wire [7:0]recdata; / / receiving buffer Wire RI, TI, WR; / / sending and receiving interrupt and write control signals Wire clksend, clkrec; / / clock frequency to send and receive Wire clk100M; /******************************************************************************** * * module name: * * function description: through RI receive interrupt to generate a write signal, the maintenance time is 1 Clk ********************************************************************************/ Always @ (posedge clksend) Begin WR_R1 = RI; WR_R2 = WR_R1; WR_R3 = WR_R2; End Assign = WR (~WR_R3) (WR_R2) (WR_R1); / / write control signal /******************************************************************************** * * module name: * * function description: when a data is received, the data is added to 1 and sent back to the PC *********************