卷积码的生成矩阵.PPT

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 初始截断码组的监督矩阵：设l=0,1,2 6.4.3 卷积码的矩阵描述 6.4卷积码 * * 将上式中各子码的监督元表示式重写如下： 6.4.3 卷积码的矩阵描述 6.4卷积码 * * 系数用矩阵表示，得到如下矩阵方程： 6.4.3 卷积码的矩阵描述 6.4卷积码 * * 系数用矩阵表示，得到如下矩阵方程： 6.4.3 卷积码的矩阵描述 6.4卷积码 * * 在监督矩阵H中，I2 是2阶单位方阵，0是2阶全0方阵： P0T，P1T ，P2T分别为 基本监督矩阵 h：称监督矩阵 H 最后一行为码的基本监督矩阵。 h2×9= [P2T0 P1T 0 P0TI2] 6.4.3 卷积码的矩阵描述 6.4卷积码 * * (n,k,m)码的基本监督矩阵和监督矩阵 6.4.3 卷积码的矩阵描述 6.4卷积码 * * 卷积码的描述方法小结 卷积码的四种描述方法生成矩阵、转移函数矩阵、状态流图和网格图从不同侧面描述卷积码，各有用处。 生成矩阵和转移函数矩阵属同一大类，它们沿用了分组码的描述方法，建立了代数与编码器的关联。特点是物理意义清楚，代数量（多项式系数，矩阵元素）与编码电路连接线之间的对应关系十分明确，非常利于用VHDL等硬件描述语言来表达以及用FPGA、DSP等来物理实现。 状态流图和网格图属于另外一类表示法，状态流图可借助信号流图等图论工具或理论来分析卷积码的特性，网格图则特别适合用于计算机的穷尽搜索上，它使状态能在时域展开，所得的状态轨迹是研究差错事件、卷积码距离特性以及维特比最大似然序列译码最得力的工具。 * * * * * * * * * * * * * * * 卷积码的实现电路存在简化型和标准型两种形式，标准型一般比简化型多用一个寄存器。 * * * * * * * * * * * * * (1) 串行输入、串行输出的编码电路 非系统码编码器：根据式(6.4.3)构造的是非系统编码器。 图6.4.5是(n,k,m)非系统卷积码串行编码电路。 6.4.2 卷积码的编码 6.4卷积码 * * 6.4卷积码 6.4.2 卷积码的编码 * * 系统码编码器：根据式(6.4.4)构造的是系统编码器； 图6.4.6是 (n,k,m) 系统卷积码串行编码电路。 6.4.2 卷积码的编码 6.4卷积码 * * 6.4卷积码 6.4.2 卷积码的编码 * * (2) (n－k)?m 级移位寄存器构成的并行编码电路（Ⅰ型编码电路） 这是系统码形式的一种编码电路，又称Ⅰ型编码电路；将式(6.4.4)展开后可以改写为式(6.4.5)。 6.4.2 卷积码的编码 6.4卷积码 * * 6.4.2 卷积码的编码 * * (2) (n－k)?m 级移位寄存器构成的并行编码电路（Ⅰ型编码电路） 式(6.4.5)表明：在并入并出方式下，为了获得第 l 个子码的 (n－k) 个监督元，需要 (n－k) 个移位寄存器组，每一组移位寄存器的数目为 m 级； 它们根据生成序列 g(i,j) 所确定的关系存储了第 l 个信息组相邻的前 m 个信息组。 6.4.2 卷积码的编码 6.4卷积码 * * [例6.4.5] (3,2,2)码Ⅰ型编码电路 解：生成序列为 g(1,1)=[g0(1,1) g1(1,1) g2(1,1)]=[100] g(1,2)=[g0(1,2) g1(1,2) g2(1,2)]=[000] g(1,3)=[g0(1,3) g1(1,3) g2(1,3)]=[101] g(2,1)=[g0(2,1) g1(2,1) g2(2,1)]=[000] g(2,2)=[g0(2,2) g1(2,2) g2(2,2)]=[100] g(2,3)=[g0(2,3) g1(2,3) g2(2,3)]=[110] 根据式(6.4.5)，第 l 个子码的监督元为 Cl(3)=ml(1)g0(1,3)+ ml(2)g0(2,3) +ml－1(1)g1(1,3)+ ml－1(2)g1(2,3) + ml－2(1)g2(1,3)+ ml－2(2)g2(2,3) 6.4.2 卷积码的编码 6.4卷积码 * * 将生成序列诸元素带入后有 Cl(3)=ml(1)+ ml(2)+ ml－1(2)+ ml－2(1) (3,2,2)码的Ⅰ型编码电路如图6.4.7所示。 图6.4.8是(n