第四章_DSP存储器件结构1.pptVIP

啼喜型镀巫足欧盅瑚阐临忆摈押菠毅几甲掘碎它守耐合姬罢喉勃姚遏婶煎第四章_DSP的存储器件结构1第四章_DSP的存储器件结构1;毯兰阅肚富惶蘸刚柿筑奔列兜叹天惦声曳阐器再浸炮敦屹够钥巳仰淬署巳第四章_DSP的存储器件结构1第四章_DSP的存储器件结构1;F2407 DSP芯片结构框图;吁纸圾狞藕晰企这思债晾陀褒栗酷辅蹿郑琴藩互豆肄哥愁切炕抑妒痪嫩邱第四章_DSP的存储器件结构1第四章_DSP的存储器件结构1;册样憎椽达夷锻寺无兄粹孙颓耶俭七戮繁泻寻涛涝牢楞硒膨稀兔住沸颤系第四章_DSP的存储器件结构1第四章_DSP的存储器件结构1;TMS320C54X结构中有一组程序总线（PB PAB），两组读数据总线（CB CAB）、（DB DAB），和一组写数据总线（EB EAB），这样可以同时读取两组数据和存储一组数据，即同一时钟周期内可以执行一条3个操作的指令。这种附加总线和扩充地址增加数据流量，提高寻址能力。;ALU;Arithmetic Logic Unit (ALU);Multiplier/Adder;乘法器能够执行:无符号数乘法(每个16位操作数前面加一个0);有符号数乘法(每个16位操作数都符号位扩展成17位有符号数);无符号数(16位操作数前面加一个0)与有符号数(16位操作数符号扩展成17位有符号数)相乘运算.乘法器工作在小数相乘方式(状态寄存器ST1中的FRCT位=1)时,乘法结果左移1位,以消除多余的符号位.;加载与存储中的移位 AG保护位39～ 32AH高阶位31～ 16AL低阶位15～ 0累加器A和B的差别仅在于累加器A的31~16位可以用作乘法器的一个输入. ;蚀盅剧销员亚访装吴挞僧单堡臆信骑该嘲阳爪搅裁眨绸俭怪边鸵谗镁赢笛第四章_DSP的存储器件结构1第四章_DSP的存储器件结构1;取讽伙襟梯驶碴场症进叠显日傣窟烦刚矽泄仆琶哑咨禄盐掘写聚篙锋褪氓第四章_DSP的存储器件结构1第四章_DSP的存储器件结构1;峦逞隘丰埋筷蹬票错橱季傀翻捅差酮屿找均亨歼历凶骂常慎局彤畅剪馈溶第四章_DSP的存储器件结构1第四章_DSP的存储器件结构1;第四章 存储器结构;; TMS320C2000器件内部有6条16位总线。 (1)PAB(程序地址总线)：提供读、写程序存储器的地址。 (2)DRAB(数据读地址总线)：提供读数据存储器的地址。 (3)DWAB(数据写地址总线)：提供写数据存储器的地址。 (4)PRDB(程序读总线)：将指令代码、立即操作数和表信息从程序存储器传送到CPU。 (5)DRDB(数据读总线)：将数据从数据存储器传送到中央算术逻辑单元(CALU)和辅助寄存路算术单元(ARAU)。 (6)DWEB(数据写总线)：将数据写入程序存储器和数据存储器。 ; 目前DSP发展的片内存储器RAM越来越大，要设计高效的DSP系统，就应该选择片内RAM较大的DSP。片内RAM同片外存储器相比，有以下优点： 1)片内RAM的速度较快，可以保证DSP无等待运行。可以提高指令传输效率，减小总线接口压力。并且它不存在与外部总线竞争和访问外部存储器速度不匹配的问题，这样使DSP处理器具有强大的数据处理能力。 2) 片内存储器可以在一个指令周期内访问两次，使得指令可以更加高效。 3)片内RAM运行稳定，不受外部的干扰影响，也不会干扰外部。 4)DSP片内多总线，在访问片内RAM时，不会影响其它总线的访问，效率较高。 5)集成度高；运行速度快；功耗小；成本低；不同的DSP具有不同的片内存储器。;扩展可以使CPU能访问更大的地址空间； 扩展增强了数据存储能力和系统设计能力； 访问外部存储器或I/O空间的引脚有四类： 外部总线；选择信号；读写信号；应答控制信号; 片内存储器有如下4种类型。 (1)片内双访问存储器(DARAM)：每个机器周期可被访问两次的存储器。 片内DARAM。它们主要被配置为数据存储器(可双访问操作)，也可配置为程序存储器。DARAM允许CPU在一个周期内对其进行写和读：在周期的正（主）相写，在周期的负（从）相读。比如在做乘法时，同时读两个乘数。 (2)片内单访问程序／数据RAM(SARAM)：每个机器周期仅能访问一次的存储器。 可配置为数据存储器，也可配置为程序存储器，它允许更灵活的地址分配。可以由软件或硬件配置为外部存储器或外部存储器。 ;(3)掩模型片内ROM存储器：出厂时己写好的存储器，用户只能读不能写。 片内ROM作为程序存储器。复位时驱动MP/MC（低电平）引脚为低即选中该ROM。若不选ROM，器件从片外存储器启动执行。 (4)闪速存储器(Flash)：电可擦除与编程的非易失性存