基于CPLDUSB Blaster下载器电路设计.docVIP

基于CPLDUSB Blaster下载器电路设计摘要:传统的ByteBlaster II并口下载器已很难适应当今FPGA系统开发环境,而USB Blaster下载器将成为FPGA系统设计中不可或缺的工具资源。本文详细阐述了一种基于CPLD实现USB Blaster下载器电路设计的方法,重点介绍了实现该电路的关键器件的选择方法、电路设计方法以及各芯片驱动的安装调试方法,为FPGA系统设计人员实现自己制作下载器提供了有力的技术支持。 关键词:USB Blaster FPGA 下载器 目前许多笔记本电脑,甚至台式机都不再配备并口,此时,对于传统的FPGA系统设计开发者而言,最熟悉ByteBlaster MV[LPT1]和ByteBlaster II将无法通过电脑并口实现对FPGA进行配置或在线仿真。而随着电脑并口逐渐淡出人们的视野,这种传统的下载方式也即将失去其核心主导地位,取而代之的是越来越多的采用USB接口进行下载和调试程序代码。因此,研究性能优越的USB下载器的设计实现方法将变得尤为重要,本文将重点介绍基于CPLD芯片实现USB Blaster的高性能下载器的实现全过程。 1、USB Blaster简介 USB Blaster[1]是对Altera公司的大规模可编程逻辑器件（FPGA/CPLD）进行程序下载的一种电缆连接方式,主要通过计算机的USB接口实现对FPGA/CPLD以及配置芯片进行编程、调试等操作。具有以下特性: 支持1.8V,2.5V、3.3V和5.0V应用系统; 支持SignalTap II嵌入式逻辑分析仪功能; 支持ALTERA公司全系列器件; CPLD:MAX3000、MAX7000、MAX9000和MAX II等。 FPGA:Stratix、Stratix II、Cyclone、Cyclone II、Cyclone III、 ACEX 1K、APEX 20K和FLEX 10K等。 主动串行配置器件:EPCS1、EPCS4、EPCS16等。 增强配置器件:EPC1、EPC4等。 支持NIOS调试,支持NIOS下的FLASH烧写; 支持三种下载模式(AS、PS和JTAG); 速度快,性能稳定,下载FPGA配置程序是ByteblasterII的6倍; 2、关键芯片选择 本电路设计中采用的主要核心芯片有EPM7064AETC44-7、FT245BI、93LC56A和74HC244DR[2]。其中EPM7064AETC44-7是Altera公司CPLD可编程逻辑器件,TQFP44封装,主要用于实现JTAG LOGIC控制,以及对FPGA下载文件数据格式转换。FT245BI芯片是通用的LQFP32封装USB接口芯片。93LC56A是ATMEL公司的存储器芯片,74HC244DR则是TI公司的TSOP65P640-20BN芯片。 3、电路设计 该电路是在Altium Designer 9软件环境中实现的,整个电路结构由图1和图2[3]两部分电路共同组成。 其中图1主要是CPLD控制JTAG下载电路部分,由EPM7064AETC44主芯片、74HC244DR和两个JTAG口电路构成。元件“J1”是负责对CPLD的编程口,实现将CPLD_JTAG程序下载到CPLD中;“J2”则是对用户FPGA芯片进行配置的JTAG口。 图2主要是实现USB接口以及驱动电路,由FT245BI芯片、93LC56A和USB接口构成。 完成上述电路设计后,利用Altium Designer 9的PCB布线功能,很容易完成如图3所示的PCB效果图。最后将PCB制作成相应的电路板,再进行元器件的焊接,就可以完成该下载器的硬件设计,其实物效果如图4所示。 4、驱动安装过程 在完成USB Blaster下载器实物后,还需要对CPLD和USB接口芯片进行驱动安装,具体的操作过程介绍如下: 首先利用Quartus II软件通过“J1”口将相应的VHDL程序代码编程于CPLD中,插上USB线,运行CDM_Setup.exe安装FT245的驱动程序,如果安装成功,可以在设备管理器中看到Altera USB-Blaster,这时便可以利用该USB-Blaster对FPGA进行正常下载[4]。 5、结语 通过上述方法的介绍,可以很轻松实现CPLD、FPGA的下载调试器的设计。在该电路实现过程中,尤其要注意晶振大小的选择,一开始我用24MHz,怎么都不行,换到12MHz就很稳定了。 参考文献 [1]/view/1332385.htm. [2]ALTERA Corp,Byteblaster Parallel port download cable datas