基于版图优化的综合灵敏度模型 - 物理学报.pdf

物理学报 Acta Phys. Sin. Vol. 63, No. 12 (2014) 128503 基于版图优化的综合灵敏度模型 王俊平 戚苏阳 刘士钢 1)(西安电子科技大学通信工程学院, 西安 710071) 2)(西安电子科技大学微电子学院, 西安 710071) ( 2014 年1 月8 日收到; 2014 年2 月12 日收到修改稿) 随着集成电路规模的不断扩大和器件特征尺寸的不断缩减, 保持和改善集成电路的制造成品率成为优化 电路设计和制造工艺研究的热点. 为了减少由冗余物缺陷和丢失物缺陷所引起的成品率损失, 选择优先优化 的线网成为版图优化过程中的一个重要课题. 基于关键面积减小的版图优化是提高集成电路成品率的一种有 效途径. 本文提出了一种新的短路、开路灵敏度模型, 该模型以线网为单位, 反映了单位线网上该线网与周围 线网间的短路关键面积和自身开路关键面积的大小. 由于本文的灵敏度模型是关于单一线网的, 同时又包含 候选线网周围线网的信息, 因此, 在优化时可以同时减少候选线网与周围线网之间的短路关键面积以及线网 本身的开路关键面积, 提高了版图优化的效率. 实验结果表明, 该灵敏度模型可作为版图优化中线网位置选 择的依据. 关键词: 集成电路, 成品率, 关键面积, 灵敏度 PACS: 85.40.Bh, 61.72.–y DOI: 10.7498/aps.63.128503 规则形状, 并且缺陷具有一定的空间分布. 为了描 1 引 言 述制造阶段成品率损失的问题, 研究人员提出了版 图关键面积的定义及其提取方法2021 . 版图关键 随着半导体产业的发展, 尤其是深亚微米技术 面积成为连接设计阶段和制造阶段的桥梁, 降低版 节点的广泛应用, 可制造性问题(design for manu- 图关键面积可以有效地提高制作过程的成品率. facturability, DFM) 变得日益重要1−5 . 单位芯片 降低版图关键面积的主要方法是改变版图布 上的器件密度和互联线密度越来越高, 制造缺陷引 起的成品率损失问题6−12 、化学机械抛光引起的 线, 如何选取和改变版图布线的位置成为提高版图 优化精度和效率的一个热点课题. 能够反映版图 平整度问题等也变得越来越突出, 使得单纯按照设 计规则设计的集成电路往往无法获得预期的成品 发生故障概率的版图灵敏度, 为优化位置的选取提 率13−15 . 由于布线是制造前主要的物理设计阶段, 供了重要依据. 文献[22] 提出了一种基于版图基本 其含有最丰富和最精确的可制造性信息, 因此布线 信息的版图灵敏度模型, 但缺陷和线网的真实形状 阶段的版图优化设计是目前应对光刻缺陷、随机缺 均未考虑. 文献[23] 提出了一种基于单位芯片短路 陷和平坦性缺陷的主要DFM 手段, 也成为学术和 关键面积的版图灵敏度模型, 考虑了缺陷的粒径分 16−19 布, 但是面对大规模版图时, 基于线网对之间的关 工业界研究的热点 . 考虑到随机缺陷成品率设计的重要途径是在 键面积逐次优化