一款SRAM 芯片的设计与测试 - 微电子学.PDF

第44卷 第4期 微 电 子 学 Vol.44,No.4 2014年8月 Microelectronics Aug.2014 一款SRAM芯片的设计与测试 刘文斌，汪金辉，袁 颖，杨洪艳，侯立刚 (北京工业大学 集成电路与系统研究室，北京 100124) 摘 要： 基于Chartere 0.35µmEEPROMCMOS工艺，采用全定制方法设计了一款应用于低功 耗和低成本电子设备的8×8bitSRAM芯片。测试结果表明，在电源电压为3.3V，时钟频率为20 MHz 的条件下，芯片功能正确、性能稳定、达到设计要求，存取时间约为6.2ns，最大功耗约为 6.12mW。 关键词： SRAM；灵敏放大器；译码器；芯片测试；存取时间 中图分类号：TN432 文献标识码：A 文章编号：1004-3365(2014)04-0495-04 DesignandTestofaSRAMChip LIUWenbin,WANGJinhui,YUANYing,YANGHongyan,HOULigang (VLSISystemLab,Beijing UniversityofTechnology,Beijing 100124,P.R. China) Abstract: Base onChartere 0.35µmEEPROMCMOSprocess, afullycustomize 8×8bit SRAMchipisdesigne an taped-out,whichismainlyuse inlowpower an lowcostelectronicequipments.Accordingtothetestresults,when the supplyvoltage is 3.3V an clock frequencyis 20 MHz, the chipworks well, an theperformance meets the design requirements,theaccesstimeis6.2nsan themaximpowerconsumptionis6.12mW. Keywords: SRAM;Senseamplifier;Decoder;Chiptest;Accesstime 一款8×8bit SRAM，主要应用于传感器、测量设备 1 引 言 等数据存储量少、功耗和成本低的设备中。 SRAM被广泛应用于计算机、手机、数码相机、 2 SRAM的整体结构 [1] 汽车电子和医疗设备等电子产品中 ，其快速存取 和不需要周期刷新等特点对提高系统的可靠性、改 善系统性能具有至关重要的作用。根据国际半导体 SRAM主要由存储阵列和外围电路构成，本 技术蓝图(ITRS)报告，在MPU产品和高性能ASIC 设计的SRAM结构如图1所示。其中，存储阵列是 [2] SRAM的存储核心，外围电路主要包括地址译码器、 中，SRAM 占芯片面积的比例达到50%以上 ，且 随着集成电路工艺技术的进步和集成度的提高，比 灵敏放大电路、预充电路、多路选择器和控制电路。 [3] 通常情况下，存储单元排列成方阵，行译码电路和 例不断增大 。现代数字集成电路中的SRAM设计 大都采用CAD工具，根据设计参数自动生成，设 列译码电路用于在读或写操作之前定位存储单元。 计者的自主性较小，对功耗、版图面积的优化较为 灵敏放大电路用于读出存储单元数据时将其电压放 困难，尤其针对一些特定应用时，半定制的设计方 大，加速读操作。控制电路中使用时