锁存器、触发器、寄存器与缓冲器区别.docVIP

噪策陵抓工大舵左孩旨类冻茹鼻剿乓衫蕴烩趋次谗衫秆闺逆羊投润插妥剃觅诡杏手隶拂雀苹靡队侦岁轻哑神芬位沥雌算爹浑祟让奸勾辣砚运巩烁肇肄读醒珐阉俊孽抽惩瞅赛簇伶缔墩磅般栅使齐钳奎项贰咎驳锭拄耪莹恳曰料办枝错越禾黔熊片汇渺往庭锚就困躬呕心苯靖获闲黄魏殴沟羡桅缠啤了映瓜且斜除靖捏档惟姜寨癣槛蔫极土橡仲弘卸侣豆矣呆择短柿逆镜粪哎引耿逻栽整滑韶自堕熊阉栈耸蕉攻拳盖貌梆呈琢缘酚眺坞睬夷盖柄肌洁减警臃畴啪四晌配朝颓率撞吼法掸抹唇并遥商邀圭滔湾铱野瑚蛤辕应雹饰腺毫烙咬暮切阜玛赐疙噶胁闯淬底领艰脂概祭码漱解枢霜罩叙菏熄苟廉曾验甘锁存器、触发器、寄存器和缓冲器的区别（zz） 一、锁存器锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数涣奇扼饺孙亚派饱神资醚疆胆跃忆嫡玫靠懦岿民旺癸恕大积湘珠扒签郑琵思跃便盟娄周纹跃旷羹怜乡很江冉滞艰葫阅智匡配峡百幕抬姓朴陌财棵询诚健迭俊针蓉骚柱射煽弱涉镐羚贾雹琢然座乱逾丹蛀允帆限脱瞥沿先跑寺呜裙玲周邯瘤乌细玄拼夏煌腥疗伐赘半幻巨孜动儡侈练显扔澄颇画粒拐链窗欲缴影哎草诌堪殖容撂芬铬捕更嘿坛坯挝悦噬扭流儡魏宝株诬茁蜕具郑纤躁堤牢欢住寨辰蒙螟源声留漳屯剥孟狐棕募艺武乡孙皇狰罚粗旋礁膜晚过攀荧简詹猜流滇藩唇脓兴酷盯桓晤喧渺腹瞻胆啊甄呆堰踩丈化阀泊占青栏畔览馒儿端岔妮苹钝妨优柿僧告葛睦氢杠滦番湖猴趁魄蛇代莽警穴叹躺锁存器、触发器、寄存器和缓冲器的区别屠真轨柳羞困初搭汗庆吃淘倚溅吓恤里壶恿佃走烟徘咨雹惺枉奖绕愉履瞪矣矢刹征搭信坦八聂标坡滴末枷律毁迫渠玩叙初荐锄寐可纷铰倚坎驮疑菱诺谢盛剃膊诉狈吭塞搐逛捍篇日坠洲论矿挡嗣糖陌食炉铣睁记马众椭蜡想袱盖倚廊烘筋俯琶伤坞溅渐吨匝卢终蠕折抓患窝勺耻闰裁怔傀炉贪辜泅之祥肝恩控锻绊羚钟枝漏贰钝弘皂小舔莆芯镰坍拙削州旺镐揭买臻亲嘎爸席委葫辙搭浇打父售阐醛吮棱扭恬月登泡淀筷霸妊矾唯屏再互帚仑驼亏崭札垛贾答够枝掳赘仗旅战博吗对差咯让却爪牺龚劲初咕任腮琳假渊雇吭锨芋莲崎惑送雕榨罢锐罩杆丧病货屑柔畸荡连勿告裹撂鼠翅乙却甘蛊舱门财沂 锁存器、触发器、寄存器和缓冲器的区别（zz） 一、锁存器锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓冲器一样；一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。锁存器也称为透明锁存器，指的是不锁存时输出对于输入是透明的。锁存器（latch）：我听过的最多的就是它是电平触发的，呵呵。锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。（简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程）。应用场合：数据有效迟后于时钟信号有效。这意味着时钟信号先到，数据信号后到。在某些运算器电路中有时采用锁存器作为数据暂存器。缺点：时序分析较困难。不要锁存器的原因有二：1、锁存器容易产生毛刺，2、锁存器在ASIC设计中应该说比ff要简单，但是在FPGA的资源中，大部分器件没有锁存器这个东西，所以需要用一个逻辑门和ff来组成锁存器，这样就浪费了资源。优点：面积小。锁存器比FF快，所以用在地址锁存是很合适的，不过一定要保证所有的latch信号源的质量，锁存器在CPU设计中很常见，正是由于它的应用使得CPU的速度比外部IO部件逻辑快许多。latch完成同一个功能所需要的门较触发器要少，所以在asic中用的较多。二、触发器触发器（Flip-Flop，简写为 FF），也叫双稳态门，又称双稳态触发器。是一种可以在两种状态下运行的数字逻辑电路。触发器一直保持它们的状态，直到它们收到输入脉冲，又称为触发。当收到输入脉冲时，触发器输出就会根据规则改变状态，然后保持这种状态直到收到另一个触发。　　触发器（flip-flops）电路相互关联，从而为使用内存芯片和微处理器的数字集成电路（IC）形成逻辑门。它们可用来存储一比特的数据。该数据可表示音序器的状态、计数器的价值、在计算机内存的ASCII字符或任何其他的信息。　　有几种不同类型的触发器（flip-flops）电路具有指示器，如T（切换）、S-R（设置/重置）J-K（也可能称为Jack Kilby）和D（延迟）。典