基于FPGA实现根升余弦滤波器的设计.pdfVIP

基于FPGA实现根升余弦滤波器的研究 张会生， 王效洪 ， 耿光辉 (西北工业大学电子信息学院，西安 710072) 摘要：本文研究了数字通信系统中发送端的根升余弦滚降滤波器的原理和多相结构，分析 讨论了该滤波器基于分布式算法(DA)和CSD编码的FPGA设计，并用ALTERA公司的 FPGA芯片进行了验证，最后给出了结果比较和分析。本文对基于FPGA的无线通信modem 的设计有重要意义。 关键词：根升余弦滤波器；FPGA；分布式算法CSD编码；IP核 中图分类号：TN91l 文献标识码：A 文章编号：1003—8329(2005)02—0046—04 ResearchonRootRaisedCosineFilter ImplementationBasedonFPGA ZHANG Hui-sheng， WANG Xiao—hong， GENG Guang—hui (SchoolofElectronicInformation，NorthwesternPolytechnicalUniversity。xi’an710072) Abstract：Thispaperresearchedonthetheoryandpolyphasestructureofthetransmission rootraisedcosinefilterinthedigitalcommunicationsystem．TheFPGA implementationof thisfilterbasedondistributedarithmeticisanalyzedanddiscussed．Anexperimentationhas beenmadeusingALTERA’SFPGA chip．Atlast，theresultcomparisonandanalyzationwas given．Thispaperisverymeaningfulforthewirelessmodem designbasedonFPGA． Keywords：rootraisedcosinefilter；FPGA；distributedarithmetic；CSD code；IPcore FPGA设计工作在很高频率的滤波器更加合适。设 1 引 言 计FIR滤波器的方法很多，与传统方法相比，分布 式算法和CSD编码的方法可以极大地减少硬件电 在实际的数字通信系统中，为了提高信号的频 路的规模，提高电路的执行速度。本文分别采用以上 谱利用率，常使用脉冲整型滤波器。一般都会采用升 两种方法进行平方根升余弦滤波器的FPGA设计 ， 余弦滤波器作为成形滤波器，多数情况下还会把一 结合ALTERA公司的IPCore进行了比较和分析。 个升余弦滤波器分为两个平方根升余弦滤波器分别 放在发送端和接收端。随着数字信号处理技术和器 2 根升余弦滚降滤波器及其多相结构 件的发展，成形滤波器的工作频率越来越高，超过百 兆，用 DSP芯片实现已经不太现实。而FPGA的成 注意到整形滤波器的采样频率一般高于符号速 本不断降低，几乎可 以跟 ASIC相抗衡，所 以用 率，所以，在整形滤波器之前需要进行过采样。典型 ·作者简介：张会生(1955一)，男。陕西兴平人。西北工业大学教授、硬士生导师，主要研究方向为扩频通信， 移动通信、数字信号处理 FPGA技术等。 《无线通信技术)2005年第2期 --— — 46 --—— 倍插值的做法就是相邻两个样点之间插入 一1 的滤波器的参数如表 1所示。 个零，假设 FIR滤波器的传输函数是 ()，根据